"jk플립플롭 보고서" 검색결과 141-160 / 238건

• 

  11동기식 카운터 결과

  동기식 카운터 결과보고서1. ... 동기식 카운터는 모든 플립플롭의 클럭이 같이 들어가는 것으로 출력이 모두 동시에 변한다는 장점을 가지고 있다.우리가 이번 실험에 사용한 것은 JK플립플롭 4개였는데 JK플립플롭에는 ... 다음에 기회가 있다면 JK플립플롭을 T플립플롭으로 바꿔 실험에 봤으면 좋겠다.

  리포트 | 2페이지 | 1,000원 | 등록일 2012.11.06

  다운로드 장바구니
• 

  전자공학실험1 실험 9장 결과보고서 : 래치와 플립플롭

  -전자공학실험1 결과보고서-9장 래치와 플립플롭실험날짜 : 2012년 5월 25일 금요일제출일자 : 2012년 6월 1일 금요일담당교수 :조원 :이름 :9.1 실험목적- SR 래치와 ... 주종 JK 플립플롭과 에지트리거 JK 플립플롭의 구조와 동작원리를 이해한다.9.2 내용9.5.1 SR latch1) [그림 9.8]의 회로를 구성한다.2) 입력 S와 R의 조합을 통해 ... ) 위 실험에서 JK=11인 경우에 다음 상태 출력는가 되지 않음을 분석하고 이 문제를 해결하기 위한 주종 플립플롭과 에지 트리거 플립플롭의 구조와 동작을 기술한다.?

  리포트 | 7페이지 | 1,000원 | 등록일 2013.01.31

  다운로드 장바구니
• 

  아주대 논회실 논리회로실험 실험6 결과보고서

  R-S 플립플롭에서 세트 펄스와 리셋 펄스가 동시에 오면 불안정 상태를 나타내는 것을 JK 플립플롭에서는 출력이 반전되도록 구성한 플립플롭이다.J-K 플립플롭역시 R-S플립플롭을 변형시켜 ... S=1 R=1 C=1Q(t)=0:Reset Q(t)=1:Set Q(t)=1SRCQ(t)001Q(t-1)0110：Reset1011 : Set1111xx0Q(t-1):실험결과가 예비보고서의 ... -D F/F위 회로를 브레드보드에 구현한 결과D=0 C=1 Q(t)=0D=1 C=1 Q(t)=1DCQ(t)010111x0Q(t-1):실험 결과가 예비보고서의 실험 예상과 일치한다.

  리포트 | 9페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

  다운로드 장바구니
• 

  플립플롭과 카운터

  실험 #9 결과 보고서1. 실험 제목플립플롭과 카운터2. 실험 목적? 순서논리회로의 기반이 되는 플립플롭의 동작 원리를 살펴보고 이해한다.? ... 는 것 때문에 PULL UP 저항을 사용하였다.플립플롭의 종류에는 RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 여러 가지종류가 있다는 것을 알았고 실험을 통해서 이론을 ... =>비동기식 10진 카운터(asynchronous decade counter)의 대표적인 IC에는 SN7490이 있다.SN7490은 JK 마스터 슬레이브 플립플롭 A,B,C,D의 4회로와

  리포트 | 12페이지 | 2,000원 | 등록일 2013.12.01 | 수정일 2014.05.28

  다운로드 장바구니
• 

  8장. 플립플롭

  실험 예비 보고서과목명디지털 시스템 실험제출일시2011.10.28분 반1전 공전자정보공학제 목8장. 플립플롭학습목표실 험 내 용실험 8-11. ... 출력 값이 11 인 상태(정의 되지 않은 상태)가 존재하지만, TTL7476A에서는 출력 값이 11인 상태가 나타나지 않았다.느낀점실험이 점점 많아지고 내용은 어려워지고 있어서 보고서작성하는 ... 또한 TTL7476A JK 플립플롭을 마스터 슬레이브로 꾸미고 동일하게 실험하여라.

  리포트 | 10페이지 | 1,000원 | 등록일 2012.07.18

  다운로드 장바구니
• 

  실험6 예비보고서

  예비보고서(1) 시프트레지스터로 만들어진 링카운터의 구조와 동작원리에 대해 조사하라.위 회로도는 시프트레지스터를 JK 플립플롭으로 구현한 예이다. ... 예비 보고서 작성에 앞서Shift Resister의 원리를 이용하여 병렬-직렬변환기를 만드는 방법을 간략하게 조사해 보았다.병렬-직렬 변환기① 병렬-병렬 전송병렬 전송은 다음 그림1과 ... (T 또는 JK 형태)이 직렬 연결되는 즉, 각 플립플롭의 출력이 바로 다음의 플립플롭의 입력 단자에 연결되어 구성되어 있다.

  리포트 | 15페이지 | 1,000원 | 등록일 2013.01.01

  다운로드 장바구니
• 

  [컴퓨터 전공][과목 : 디지털 논리 회로 설계 및 실습][내용 : 디지털 시계]

  SheetDM74LS47DM74LS90DM74LS90DM74LS04JK 플립플롭실제 구현한 디지털 시계 회로참고 서적최신 디지털 공학 VHDL을 이용한 FPGA 디지털 설계 ... 2진 카운터를 이용 11에서 0이 될 때10의 자리가 1에서 0이 되면 JK 플립플롭에클럭이 falling edge에서 작동함으로 오전, 오후가 전환된다.시, 분, 초의 표현을 어떻게 ... 서로 도와가며 제작을 진행하나 부분 별 담당자는 다음과 같이 나눈다.이 름담당 파트회로 설계, PPT 및 보고서 작성이론 조사 및 회로 구현회로 구현 및 디버깅부분별 담당자작품 구상알람을

  리포트 | 11페이지 | 1,500원 | 등록일 2013.06.11

  다운로드 장바구니
• 

  논리회로 실험 및 설계

  .· 제어기 :- 입력에서 클럭으로 바로 입력시켜 상태가 변할 때 JK플립플롭을 활성화 시킨다.- J 입력으로 0이 들어오면 1이 출력되어 led에 불이 켜진다.- 4진 카운터 74 ... _163을 사용하여 2초 후에 JK플립플롭을 클리어 시킨다.- 반환LED가 들어오는 경우 : 500입력 + 전 상태 0원,100원,200원이 아닐 때, 100입 력 + 전 상태 700원 ... 구성원 역할 분담 :· 김민경 : 상태도, 진리표, 상태회로 구현, 보고서 작성· 김성민 : 우선순위 인코더, 제어기, 물 양 제어기 구현5.

  리포트 | 4페이지 | 1,000원 | 등록일 2009.10.15

  다운로드 장바구니
• 

  12주파수 카운터 결과

  주파수 카운터 결과보고서1. ... 동기식 상향 카운터에서는 하위비트의 출력이 상위비트의 JK플립플롭에 들어갔다면 하향 카운터는 출력의 역이 상위비트의 JK플립플롭에 들어간 것만 다르고 다른 것은 다 같았다.Q0는 클럭마다

  리포트 | 2페이지 | 1,000원 | 등록일 2012.11.06

  다운로드 장바구니
• 

  디지털실험 10 예비 4-Phase clock

  디지털 실험 예비보고서실험 10. 4-Phase clock실험 목적1. ... 그리고 단일위상 플립플롭에서 필요한 모서리 검출, 위한한상태, 경합회피를 위한 결과들을 생략할 수 있으며, 적은 면적으로 안정 IC의 제작이 가능하다.3. 1-pulse clock, ... 클럭 위상들이 중복되지 않도록 한다. clock이 두 개가 있을 경우 이 두 개의 위상이 겹치지 않는 것을 2상 클럭이라 한다. 2상클럭은 복잡한 클럭발생기와 분할회로를 쓰지 않고 플립플롭의

  리포트 | 4페이지 | 1,000원 | 등록일 2014.09.30

  다운로드 장바구니
• 

  [논리회로] 디지털시계 설계 텀프로젝트 제안서

  Project Proposal수강번호132411 조■ Title : 24시간 표현 디지털시계■ Objective24시간이 표현되는 디지털시계를 논리회로 소자를 이용하여 구현 해 본다.JK플립플롭으로 ... ▶Example : Clock System■ Job assignment▶공동작업아이디어 제안, 회로 시뮬레이션, 제안서 제작▶개인작업- 아이디어 제안- 불참- 회로 시뮬레이션, 보고서 ... 작성- 회로 시뮬레이션, 보고서 작성- 회로 시뮬레이션, PPT 발표■ ScheduleDateContents11/25(금)아이디어 제안 종합11/26(토)아이디어 선정 및 구체화

  리포트 | 2페이지 | 1,000원 | 등록일 2013.02.06

  다운로드 장바구니
• 

  디지털전자실험 - counter 회로

  디지털회로 실험 결과 보고서목적Flip-Flop 을 이용한 동기식(synchronous)카운터와 비동기식(asynchronous)카운터[=리플(ripple)카운터] 회로를 구성하여 ... 세 번째 플립플롭을 트리거시키기 전에도 두 번째 플립플롭을 통과하는 동안 전파지연 시간이 있다. ... 입력 클럭 펄스는 우선 첫 번째 플립플롭에 영향을 준다. 이 입력 클럭 펄스는 첫 번째 플립플롭을 통과하는 동안의 전파지연 때문에 두 번째 플립플롭에 영향을 바로 주지는 못한다.

  리포트 | 12페이지 | 2,000원 | 등록일 2009.01.30

  다운로드 장바구니
• 

  디지털실험 15예비 up/down counter

  (a)에서처럼 각각의 플립플롭은 앞단의 플립플롭의 Q`(A`, B`, C`)로서 트리거 된다. ... 역시 책은 반대로 되어있다. up/ down counter문제/예비보고서 문제1.컨베이어 벨트에서 제품이 생산되어 랜덤하게 출하검사가된다. ... 디지털실험 예비보고서실험 15. up/down counter실험 목적증계수, 감계수 및 증/감계수 논리를 이해한다.이론증가 2진 카운터 sequence에서는 내부의 상태를 변화하는

  리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

  다운로드 장바구니
• 

  레지스터 실험(예비)

  예비보고서 문제(1) 8비트 시프트 레지스터를 구성하는 플립플롭의 수를 구하시오.1비트를 저장하기 위해 1개의 플립플롭이 필요하므로 8비트를 구성하기위해서는 8개의 플립플롭이 필요하다 ... 접속하여 만들어지며 한 플립플롭의 출력은 다음 플립플롭의 입력에 접속한다. ... 개의 플립플롭이 필요한 것이다.

  리포트 | 6페이지 | 2,000원 | 등록일 2012.10.11

  다운로드 장바구니
• 

  실험5 예비보고서

  예비보고서(1) NAND gate를 이용하여 클럭화되지 않은 R-S latch 회로를 구성하고 그 동작을 설명하시오.NAND를 이용한 쿨럭화 되지 않은 R-S Latch회로에 대한 ... 즉 D latch 는 delay 를 만들고, 입력 값을 그대로 출력하게 된다.⑷ 74HC76 - 비동기식 Preset, Clear 단자를 갖는 플립플롭SR, JK, D, T 플립플롭들은 ... 예를 들어 그림에 나타낸 JK 플립플롭의 상태를 초기에 Q=0으로 만든 다음, 동기식 입력 J와 K의 값에 따른 기능을 수행하도록 회로를 만들려면, CLR 단자에 잠시 0을 인가하여

  리포트 | 8페이지 | 1,000원 | 등록일 2013.01.01

  다운로드 장바구니
• 

  논리회로실험17 동기식 카운터의 설계

  논리회로실험 결과 보고서실험. ... 현재상태에 대한 다음상태의 테이블을 보고 JK플립플롭의 여기표를 사용해 카르노맵으로 간단히 한후 각각의 플립플롭의 입력에 들어가는 논리함수를 알 수 있었다. ... 돈캐어 처리를 카르노맵에서 적절하게 이용함으로 회로를 좀더 간단히 할 수 있었다.▶ 실험 후 퀴즈1) A, B 플립플롭을 이용하여 카르노 맵을 완성하고, 이것을 토대로 그림 17-3에

  리포트 | 3페이지 | 1,000원 | 등록일 2012.09.08

  다운로드 장바구니
• 

  전자공학실험1 결과(9장)

  전자공학실험1- 결과보고서 -[9장. 래치와 플립플롭]( 개 정 판 )1. ... 그래서 D 래치나 JK 플립플롭이 이런 SR 래치의 단점을 보완하기 위해 생겨났다. ... 그리고 SR 래치의 단점들을 보완하기 위해 생겨난 D래치나 JK 플립플롭도 배울 수 있었다. 보람있는 실험이었다.

  리포트 | 8페이지 | 1,000원 | 등록일 2012.04.08

  다운로드 장바구니
• 

  디지털실험 10 결과 4-phase clock 발생기

  디지털 실험 결과보고서실험 10. 4-phase clock 발생기실험 결과1. 처럼 회로를 만들고, 클럭 입력에 구형파를 인가하라. ... 오실로스코프를 플립플롭 출력 Q _{A}에 동기시키고 채널 A로 Q _{B}를 관찰하라. Q _{A}와 Q _{B}를 비교하여 클럭에 대한 각 출력파형을 그려라.실험의 회로이다. ... 첫 번째 JK-FF의 출력 Q를 채널 1로, 두 번째 JK-FF의 출력 Q를 채널 2로 측정한다.

  리포트 | 6페이지 | 1,000원 | 등록일 2014.09.30

  다운로드 장바구니
• 

  CPU 설계 과제 (컴퓨터 구조 A+받은 자료)

  컴퓨터구조 보고서제목CPU 설계학과전자공학과학번2000000성명홍길동제출일소요시간2일 걸쳐서 18시간기본 컴퓨터의 구조와 설계기본 컴퓨터는 다음과 같은 하드웨어 요소들로 구성되어 있다 ... .① 16비트의 4096워드를 가진 메모리 장치② 9개의 레지스터: AR, PC, DR, AC, IR, OUTR, INPR, SC③ 7개의 플립플롭: I, S, E, R, IEN, ... 4x16타이밍 디코더⑤ 16비트 공통 버스⑥ 제어 논리 게이트들⑦ AC의 입력에 연결된 가산 논리 회로메모리장치는 KM62256A를 사용하였고, 레지스터는 74LS163을 사용한다.플립플롭은

  리포트 | 17페이지 | 4,000원 | 등록일 2015.01.27

  다운로드 장바구니
• 

  실험 6. 시프트레지스터와 카운터 (Shift Register & Counter)

  < 예비보고서 : 실험 6. 시프트레지스터와 카운터 (Shift Register & Counter) >< 목 적 >시프트 레지스터와 링 카운터의 동작 원리와 특성을 이해한다. ... ( T 플립플롭 또는 JK 플립플롭)이 직렬연결되는 형태, 즉 각 플립플롭의 출력이 바로 다음 단의 플립플롭의 클럭입력단자에 연결되어 구성된다. ... 만일 가 다시 다음 순 서의 레지스터에 연결되어 있다면 방금의 동작은 다음 플립플롭을 작동시킬 수 없다. 왜냐하면 의 출력값이 0에서 1로 변하기 때문이다.

  리포트 | 5페이지 | 2,000원 | 등록일 2012.03.11

  다운로드 장바구니