"pspice RL회로" 검색결과 141-160 / 665건

• 

  [전자회로실험 결과보고서]베이스 접지 증폭기 및 이미터 팔로워(A+)

  VL, VL|RL=INF 및 출력 저항VLVL|RL=INF 출력 저항880mV1.66V4166ohm부하 저항(4.7kohm)이 있을 때 출력 파형의 피크-피크 값은 880mV이고, ... 실험 방법 및 결과2.1 베이스 접지 증폭 회로2.1.1 실험 회로도그림 2-1 베이스 접지 증폭기 회로. ... 전자회로실험 결과보고서6장. 베이스 접지 증폭기 및이미터 폴로워 회로실험 6. 베이스 접지 증폭기 및이미터 폴로워 회로1. 사용 장비 및 부품?

  리포트 | 7페이지 | 2,000원 | 등록일 2022.03.04

  다운로드 장바구니
• 

  [중앙대학교 A+] 피드백 증폭기(Feedback Amplifier) 예비보고서

  설계실습 계획서3.1 Series-Shunt 피드백 회로 설계(A) 그림 1 회로를 simulation하기 위한 PSPICE schematic을 그린다. ... 따라서 입력 임피던스 RS가 바뀌거나 부하 임피던스 RL이 바뀌더라도 입출력 전압 이득은 항상 일정하게 유지된다. ... 의 회로는 Op amp 하나와 PMOS를 이용한 전압 레귤레이터 회로이다.

  리포트 | 10페이지 | 1,000원 | 등록일 2022.04.30

  다운로드 장바구니
• 

  A+ 2022 중앙대학교 전자회로설계실습 예비보고서 6 Common Emitter Amplifier 설계

  모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation하여 제출하라. ... } vert 가 95%이상이 되도록 저항을 PSPICE로 구한다. ... 이때의 출력파형을 PSPICE로 Simulation하여 제출하라.

  리포트 | 7페이지 | 1,000원 | 등록일 2023.02.25

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험1(전전설1) (10) RC, RL, RLC 회로의 주파수영역응답

  RC, RL, RLC 회로의 주파수영역응답post-lab reportRC, RL, RLC 회로의 주파수영역응답post-lab report과목명전자전기컴퓨터설계실험1담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 ... 실험 목적RC, RL, RLC 회로에서 주파수 변화에 따른 voltage gain 또는 전류값을 구하고 그 추이를 그래프로 나타내어 확인한다.2. 실험 이론2.1. ... 20가지의 경우에 대해 실험을 통해 출력전류의 크기 |I|를 구하고 그 결과를 PSpice 결과와 그래프 상에서 비교하라(x축: f, y축: |I|).2.3.

  리포트 | 11페이지 | 2,000원 | 등록일 2019.09.30 | 수정일 2021.04.29

  다운로드 장바구니
• 

  9장 RC 및 RL직렬회로 예비

  [그림 9-6] RL 직렬회로의 위상차(Pspice)V _{L1}과V _{R1} 간에 90도의 위상차가 있으므로 [그림 9-7]과 같이 페이저도를 그릴 수 있다. ... RL 직렬회로의 특성을 살펴본다. ... [그림 9-2] RC 직렬회로의 위상차(Pspice)V _{R1}과V _{C1}간에는 90도의 위상차가 있으므로 V1 =V _{R1} +V _{C1}과 같이 단순하게 표현할 수 없다

  리포트 | 8페이지 | 1,500원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  RC RL 병렬회로 결과레포트

  실험제목RC 및 RL 병렬회로2. 실험 주제RC 병렬회로의 특성을 실험한다.RL 병렬회로의 특성을 실험한다.RL 병렬회로의 전류 위상차를 시뮬레이션으로 확인한다.3. ... RC 병렬회로그림은 RC 병렬회로이다. 커패시터 에는 전류의 위상이 전압보다 90도 앞선다. 반면 저항에서는 전류와 위상이 같다. ... 그림1은 병렬회로이므로 전압에서는 위상차가 생길 수 없다.

  리포트 | 7페이지 | 1,500원 | 등록일 2021.12.19

  다운로드 장바구니
• 

  [A+] 중앙대 전자회로설계실습 예비보고서 11주차 Push-Pull Amplifier 설계

  (A) 그림 1(a)회로를 simulation하기 위한 PSpice schematic을 그리되, BJT를 제외하고 부하저항을 100Ω으로 놓고, Simulation Profile에서 ... 설계실습 계획서3.1 Classic Push-Pull Amplifier 특성아래 회로와 같이 설계한 Push-Pull Amplifier에서 RL = 100 Ω, VCC = 12 V로 ... 목적RL = 100 Ω, Rbias = 1㏀, VCC = 12 V인 경우, Push-Pull 증폭기의 동작을 이해하고 Dead zone과 Crossover distortion 현상을

  리포트 | 10페이지 | 1,000원 | 등록일 2021.04.07

  다운로드 장바구니
• 

  휘스톤 브리지, 미분회로와 적분회로 예비레포트

  Pspice simulation7. ... 이로부터 회로가 적분회로로 동작함을 확인할 수 있다.(16.16)RL 적분회로RL 적분회로에서 출력전압 Vo는 저항 R에 걸리는 전압이므로 식 (16.17)과 같다.(16.17)또한 ... 미분회로와 적분회로는 RC 회로나 RL 회로 또는 연산증폭기(Operational Amplifier)를 이용하여 구성할 수 있다.- 미분회로입력 파형을 시간에 대해서 미분한 파형이

  리포트 | 10페이지 | 1,500원 | 등록일 2022.08.26 | 수정일 2022.08.29

  다운로드 장바구니
• 

  서강대학교 기초전자공학실험 - 실험 9. 브리지 회로 결과 보고서

  측정한 값이 허용 가능한 오차범위 내에서 같음을 확인할 수 있으며 이는 아래의 PSpice 시뮬레이션 결과와도 잘 맞아떨어진다이를 통해 테브난 등가회로와 노턴 등가회로가 상호 변환될 ... 이는 아래의 PSpice 시뮬레이션에서도 나타난다.따라서 와 의 이론치는 0임을 알 수 있다. 한편, 실험에서는 와 이 완벽하게 0으로 측정되지는 않았다. ... 이론치와 측정치 간에 거의 차이가 없었으며 이는 아래의 PSpice 시뮬레이션 결과와도 잘 맞아떨어진다.이를 통해 노턴 정리가 성립함을 확인할 수 있다.3) 실험 11-(4)이 실험에서는

  리포트 | 16페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  Common Emitter Amplifier 설계 예비보고서

  모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE로 Simulation하여 제출하라. 출력전압의 최대값(�� m ax ), 최소값(? ... 저항을 PSPICE로 구한다. ... 이때의 출력파형을 PSPICE로 Simulation하여 제출하라.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.06.18

  다운로드 장바구니
• 

  기초전자실험 with PSpice 예비레포트 10.중첩의 원리, 11.최대전력 전달조건

  Pspice simulation7. ... 아래 그림은 전원의 등가회로와 부하저항을 나타낸 그림이다. 이때 VS는 직류전원이고, RS는 전원의 내부저항이다.그림에서 최대전력 전달조건은 Ri=RL이다. ... 이때 RS는 전원의 내부저항을 대신하여 연결한 저항이다.(2) 그림은 실제로 브레드보드에 RL=500[Ω](가변저항)을 연결하여 실험 회로를 구성한 모습이다.(3) 식 (11.5)를

  리포트 | 7페이지 | 1,000원 | 등록일 2021.06.20

  다운로드 장바구니
• 

  [중앙대전전][전기회로설계실습][결과보고서]-8.RL회로의 시정수 측정회로 및 방법설계

  서론주어진 시정수를 가지는 RL 회로를 설계한다. 이전 실습에서 배운 측정 기기를 활용하여RL Time Constant를 측정한다. ... RL회로의 시정수 측정회로 및 방법설계(XXX, 20XXXXXX, X조, 실험날짜:2022년 11월 XX일 제출일: 2022년 11월 XX일)요약10mH의 인덕터의 전압을 DMM을 ... 후 실험을 다시 진행하였으며 이번에도 Time Constant가 그대로 8.4us가 되는 것을 Oscilloscope 를 통해 확인 할 수 있었다.이후 사각파의 입력저항에 따른 RL회로의

  리포트 | 8페이지 | 1,000원 | 등록일 2023.09.03 | 수정일 2024.02.14

  다운로드 장바구니
• 

  [전자회로실험 예비보고서]베이스 접지 증폭기 및 이미터 폴로워(A+)

  VL|RL=INF 및 출력 저항VLVL|RL=INF 출력 저항411.422mV822.526mV4700ohm에 의해 Rout = 4.7kohm이다.아래는 전압 이득을 구하기 위한 파형이다.그림 ... IB,beta , gm,r _{PI }를 계산하라.3) 실험적으로 구한 주어진 값 VC, VE, IC, IE, IB,beta , gm,r _{PI }를 예비 보고 사항에서 구한 PSPICE ... 출력 파형을 관찰하고 전압 이득을 구하라.5) 입력 저항 Rin과 출력 저항 Rout을 구하라.6) 실험적으로 구한 전압 이득, 입력 저항, 출력 저항을 예비 보고 사항에서 구한 PSPICE

  리포트 | 15페이지 | 2,000원 | 등록일 2022.03.04

  다운로드 장바구니
• 

  [A+] 전자회로설계실습 9차 예비보고서

  설계실습 계획서3.1 Series-Shunt 피드백 회로 설계 Series-Shunt 피드백 회로도(A) 그림 1 회로를 simulation하기 위한 PSpice schematic을 ... 설계 Series-Series 피드백 회로도(A) 그림 2 회로를 simulation하기 위한 PSpice schematic을 그린다. ... 모두 출력전압이 입력전압의 두 배를 출력한다.Op amp의 이득이 충분히 크므로 입력 임피던스는 이고 출력 임피던스는 0에 가까운 값이 되어 입력 임피던스 RS, 출력 임피던스 RL값이

  리포트 | 6페이지 | 1,000원 | 등록일 2023.06.21

  다운로드 장바구니
• 

  2019학년도 3학년 1학기 중앙대 전자회로설계실습 3. Voltage Regulator 설계 예비

  : 위에서 구한 값을 사용하여 PSPICE로 회로를 그리고 분석하여 부하에 걸리는 파형을 제출한다. 0 V, Vp, Vr을 표시해야 한다. ... 목적전파정류회로를 사용하여 교류전원으로부터 직류전압을 얻는 기본적인 직류전압 공급기 (DC Power Supply)를 설계, 구현, 측정, 평가한다.2. ... (A) 설계: 아래 그림 1에서 5 ㏀의 부하(RL)에 걸리는 직류전압의 최대치 (Vp)가 4.4 V이며, ripple (Vr)이 0.9 V이하가 되도록 교류입력전원의 크기를 결정하고

  리포트 | 2페이지 | 1,000원 | 등록일 2019.09.21

  다운로드 장바구니
• 

  전자회로설계실습 8 예비보고서 MOSFET Current Mirror 설계

  (RL = 500 Ω으로 설계)(E) PSPICE를 이용하여 시뮬레이션 하고, 시뮬레이션 값을 다음 표에 작성하라. (Bias Point로 설정하고 시뮬레이션 한다. ... -RL에 걸리는 전압의 최댓값 = 9.69 V-전류는 10 mA이므로 RL의 최댓값 = 969 Ω-RL저항 값이 줄면, VDS가 커지므로 똑같이 Saturation 영역에서 작동한다 ... 전자회로설계 실습(11주차 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 8.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.03.29 | 수정일 2022.03.31

  다운로드 장바구니
• 

  [A+][중앙대학교 전자회로설계실습] 실습11 Push-Pull Amplifier 설계 예비보고서

  위 왼쪽 회로와 같이 설계한 Push-Pull Amplifier에서 RL= 100 Ω, VCC= 12 V로 하여, Dead zone과 Crossover distortion을 확인하려고 ... (A) 그림 1(a) 회로를 simulation하기 위한 PSpice schematic을 그리되, BJT 를 제외하고 부하저항을 100Ω으로 놓고, Simulation Profile에서

  리포트 | 8페이지 | 1,000원 | 등록일 2022.04.15

  다운로드 장바구니
• 

  [전자공학응용실험] 능동 부하가 있는 공통 소오스 증폭기 예비레포트

  Preliminary report question & Simulation results based on PSpice(2) RIN은 입력 단자에 전압을 가해 나오는 전류의 비로 측정할 ... /gm vin = RL이 될 때의 값을 확인하면 그 때의 저항이 출력저항이 된다.(1)(2)in 4V, ID = Iref = 820uA 즉, (W1/L1) / (W2/L2) = 1( ... 혹은 오실로스코프에서 Rsig를 키워가며 측정되는 전압 vin이 vsig의 1/2배가 될 때의 값을 확인하면 입력 저항이 되고, 출력 저항은 오실로스코프에서 RL을 키워가며 2vout

  리포트 | 5페이지 | 2,000원 | 등록일 2022.12.19

  다운로드 장바구니
• 

  서강대학교 22년도 전자회로실험 1주차 결과레포트 (A+자료)

  [실험 5] Pspice1KHz의 주파수, 5Vpp의 amplitude를 갖는 Vsin 전원을 사용하여 아래 회로를 구성하여, 0~10 ms 사이에 R2에 걸리는 전압과 흐르는 전류를 ... PSPICE 로 확인한다.결과 그래프를 제시하세요.회로도파형 그래프전류와 전압의 peak 값을 이론 값과 비교하고, 간략히 그 결과를 논하세요.이론값전압: 진폭이 5V인 사인파이므로 ... ( Ω)Rs < RL45.79Ω44.51Ω41.67Ω44.83Ω43.40Ω- OPEN인 경우에는 RL이 사실상 무한대인 경우이므로, 전압분배 공식을 이용해 내부저항을 계산할 수 없다

  리포트 | 22페이지 | 1,500원 | 등록일 2022.09.21 | 수정일 2022.10.10

  다운로드 장바구니
• 

  Voltage Regulator 설계 예비보고서

  (B) PSPICE: 위에서 구한 값을 사용하여 PSPICE로 회로를 그리고 분석하여 부하에 걸리는 파형을 제출한다. 0 V, Vp, Vr을 표시해야 한다. ... (A) 설계: 아래 그림 6-1에서 5 KΩ의 부하(RL)에 걸리는 직류전압의 최대치 (Vp)가 4.4 V이며, ripple (Vr)이 0.9 V이하가 되도록 교류입력전원의 크기를 ... 목적전파정류회로를 사용하여 교류전원으로부터 직류전압을 얻는 기본적인 직류전압공급기 (DC power Supply)를 설계, 구현, 측정, 평가한다.2.준비물 및 유의사항Function

  리포트 | 4페이지 | 1,000원 | 등록일 2021.06.18

  다운로드 장바구니