"전자전" 검색결과 161-180 / 161,621건

• 

  전자전기컴퓨터설계실험1(전전설1) (5) Matlab을 이용한 전기회로의 분석과 시뮬레이션

  이용한전기회로의 분석과 시뮬레이션post-lab reportMatlab을 이용한 전기회로의 분석과 시뮬레이션post-lab report과목명전자전기컴퓨터설계실험1담당 교수전공 학부전자전기컴퓨터공학부학번성명제출

  리포트 | 28페이지 | 2,000원 | 등록일 2019.08.29 | 수정일 2021.04.29

  다운로드 장바구니
• 

  기초전자회로실험2 7-전압배율기와 전류분배기 예비

  < 전압 배율기와 전류 분류기 예비보고서>실험 주제전압 배율기의 원리를 실험한다.전류 분류기의 원리를 실험한다전압 배율기와 전류 분류기로 멀티미터의 측정 범위 확대 원리를 실험한다.실험 장비전원 공급기, 디지털 멀티미터, 브레드보드, 저항( 200[Ω], 300[Ω],..

  리포트 | 2페이지 | 1,000원 | 등록일 2017.06.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계 실험3(전전설3) 12주차 예비

  PreliminaryReport주 제: Lab#12 BJT Circuit(Voltage follow Circuit)지도교수 : 이 주 한 교수님실험조교 :실 험 일 : 2016년 6월 13일학 번 : 2012440이 름 : TOC \o "1-3" \h \z \u Hyp..

  리포트 | 10페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

  다운로드 장바구니
• 

  전자전기컴퓨터설계 실험3(전전설3) 10주차 예비

  하지만 gate 전압이 threshold voltage 이상으로 가해지면 minority carrier인 전자가 표면에 점점 쌓이게 되고 channel을 형성하게 된다.VD에 따른 ... gate에 음의 전압이 가해졌을 때 majority carrier인 홀이 oxide 층과 semiconductor 사이 표면에 축적되고 양의 전압인 threshold voltage 전

  리포트 | 18페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

  다운로드 장바구니
• 

  전자전기컴퓨터설계 실험3(전전설3) 3주차 결과

  PostReport주 제: Lab#03 Operational Amplifier지도교수 : 이 주 한 교수님실험조교 :실 험 일 : 2016년 3월 28일학 번 : 2012440이 름 : TOC \o "1-3" \h \z \u Hyperlink \l "_Toc414807..

  리포트 | 10페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

  다운로드 장바구니
• 

  전자전기컴퓨터설계 실험3(전전설3) 6주차 결과

  P형 반도체의 hole이 자유전자들로 채워지게 되고 hole을 채운 이 전자들은 다시 자유전자가 되어 (+) 전원으로 돌아가게 된다. ... 그렇게 되면 N형 반도체 쪽의 전자(전자는 (-) 띈다)는 (+)극의 인력으로 인하여 연결부의 반대 방향인 말단으로 이끌려가고 된다. ... P형에 전자가 들어갈 수 있는 구멍, 즉 hole이라는 것이 있다고 생각하고 N형에서 자유전자가 만들어지면 hole로 들어간다고 생각하면 쉽다.

  리포트 | 14페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

  다운로드 장바구니
• 

  전자전기컴퓨터설계 실험3(전전설3) 6주차 예비

  P형 반도체의 hole이 자유전자들로 채워지게 되고 hole을 채운 이 전자들은 다시 자유전자가 되어 (+) 전원으로 돌아가게 된다. ... 그렇게 되면 N형 반도체 쪽의 전자(전자는 (-) 띈다)는 (+)극의 인력으로 인하여 연결부의 반대 방향인 말단으로 이끌려가고 된다. ... P형에 전자가 들어갈 수 있는 구멍, 즉 hole이라는 것이 있다고 생각하고 N형에서 자유전자가 만들어지면 hole로 들어간다고 생각하면 쉽다.

  리포트 | 8페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3(전전설3)4주차예비

  전자기기에서 교류를 직류로 바꿔 쓰는데 통상적으로 노이즈가 섞인다. op-amp의 두 입력단에 들어오는 신호에 섞이는 노이즈는 양쪽 모두 동상의 노이즈이기 때문에 difference회로를

  리포트 | 7페이지 | 2,000원 | 등록일 2017.02.09

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3(전전설3)3주차예비

  실험장비 및 재료와 실험방법(Instrument & method)■실험장비 및 재료함수발생기 (Function Generator)함수발생기란 전자 신호인 파형을 발생시키기 위한 장치이다

  리포트 | 12페이지 | 2,000원 | 등록일 2017.02.09

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3(전전설3)2주차결과

  PostReport주 제: Lab#02 RCL Circuit지도교수 : 이 주 한 교수님실험조교 :실 험 일 : 2016년 3월 21일학 번 : 2012440이 름 : TOC \o "1-3" \h \z \u Hyperlink \l "_Toc414807352" Ⅰ. 실험..

  리포트 | 19페이지 | 2,000원 | 등록일 2017.02.09

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3(전전설3) 11주차결과

  Active 영역에서 동작함을 증명할 때Emitter 전압Base 전압Collector 전압실험에 사용한 해당 소자는 NPN-BJT로 emitter에서 전자가 나오고 base를 거쳐 ... 따라서 E-B 사이 Junction에는 forward bias가 걸려 전자가 이동할 수 있게 해주며 C-B 사이 Junction에는 MOSFET에서처럼 collector 쪽이 높아야 ... collector로 전자가 들어가기 때문에 전류의 방향은 반대로 collector에서 emitter쪽으로 가는 방향을 가지며 base 전류는 홀을 공급하니까 base 방향으로 전류가

  리포트 | 24페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.03.22

  다운로드 장바구니
• 

  전자전기컴퓨터설계 실험3(전전설3) 8주차 결과

  하지만 gate 전압이 threshold voltage 이상으로 가해지면 minority carrier인 전자가 표면에 점점 쌓이게 되고 channel을 형성하게 된다.VD에 따른 ... gate에 음의 전압이 가해졌을 때 majority carrier인 홀이 oxide 층과 semiconductor 사이 표면에 축적되고 양의 전압인 threshold voltage 전

  리포트 | 9페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

  다운로드 장바구니
• 

  전자전기컴퓨터설계 실험3(전전설3) 10주차 결과

  하지만 gate 전압이 threshold voltage 이상으로 가해지면 minority carrier인 전자가 표면에 점점 쌓이게 되고 channel을 형성하게 된다.VD에 따른 ... gate에 음의 전압이 가해졌을 때 majority carrier인 홀이 oxide 층과 semiconductor 사이 표면에 축적되고 양의 전압인 threshold voltage 전

  리포트 | 23페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

  다운로드 장바구니
• 

  전자전기컴퓨터설계 실험3(전전설3) 11주차 예비

  PreliminaryReport주 제: Lab#11 BJT Circuit(BJT Amplifier Circuit)지도교수 : 이 주 한 교수님실험조교 :실 험 일 : 2016년 5월 30일학 번 : 2012440이 름 : TOC \o "1-3" \h \z \u Hype..

  리포트 | 11페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

  다운로드 장바구니
• 

  전자전기컴퓨터설계 실험3(전전설3) 5주차 예비

  PreliminaryReport주 제: Lab#05 Operational Amplifier(Active-RC Filter)지도교수 : 이 주 한 교수님실험조교 :실 험 일 : 2016년 4월 11일학 번 : 2012440이 름 : TOC \o "1-3" \h \z \u..

  리포트 | 9페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

  다운로드 장바구니
• 

  전자전기컴퓨터설계 실험3(전전설3) 7주차 예비

  P형 반도체의 hole이 자유전자들로 채워지게 되고 hole을 채운 이 전자들은 다시 자유전자가 되어 (+) 전원으로 돌아가게 된다. ... 그렇게 되면 N형 반도체 쪽의 전자(전자는 (-) 띈다)는 (+)극의 인력으로 인하여 연결부의 반대 방향인 말단으로 이끌려가고 된다. ... P형에 전자가 들어갈 수 있는 구멍, 즉 hole이라는 것이 있다고 생각하고 N형에서 자유전자가 만들어지면 hole로 들어간다고 생각하면 쉽다.

  리포트 | 10페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험3(전전설3)12주차결과

  Active 영역에서 동작함을 증명할 때Emitter 전압Base 전압Collector 전압실험에 사용한 해당 소자는 NPN-BJT로 emitter에서 전자가 나오고 base를 거쳐 ... 따라서 E-B 사이 Junction에는 forward bias가 걸려 전자가 이동할 수 있게 해주며 C-B 사이 Junction에는 MOSFET에서처럼 collector 쪽이 높아야 ... collector로 전자가 들어가기 때문에 전류의 방향은 반대로 collector에서 emitter쪽으로 가는 방향을 가지며 base 전류는 홀을 공급하니까 base 방향으로 전류가

  리포트 | 19페이지 | 2,000원 | 등록일 2017.02.09

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험1(전전설1) (6) 노드해석, 메쉬해석, 그리고 중첩의 정리

  노드해석, 메쉬해석, 그리고 중첩의 정리post-lab report노드해석, 메쉬해석, 그리고 중첩의 정리post-lab report과목명전자전기컴퓨터설계실험1담당 교수전공 학부전자전기컴퓨터공학부학번성명제출

  리포트 | 16페이지 | 2,000원 | 등록일 2019.09.02 | 수정일 2021.04.29

  다운로드 장바구니
• 

  전자전기컴퓨터설계 실험3(전전설3) 8주차 예비

  gate에 음의 전압이 가해졌을 때 majority carrier인 홀이 oxide 층과 semiconductor 사이 표면에 축적되고 양의 전압인 threshold voltage 전 ... 하지만 gate 전압이 threshold voltage 이상으로 가해지면 minority carrier인 전자가 표면에 점점 쌓이게 되고 channel을 형성하게 된다.VD에 따른 ... 사전보고서(Pre)[0-1] 전자전기컴퓨터설계실험 3의 MOSFET 회로에서 다루는 트랜지스터는N-Channel MOSFET으로 2N7000P-Channel MOSFET으로 FDC6329L를

  리포트 | 11페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

  다운로드 장바구니
• 

  전자전기컴퓨터설계 실험3(전전설3) 9주차 예비

  하지만 gate 전압이 threshold voltage 이상으로 가해지면 minority carrier인 전자가 표면에 점점 쌓이게 되고 channel을 형성하게 된다.VD에 따른 ... gate에 음의 전압이 가해졌을 때 majority carrier인 홀이 oxide 층과 semiconductor 사이 표면에 축적되고 양의 전압인 threshold voltage 전

  리포트 | 11페이지 | 2,000원 | 등록일 2017.02.09 | 수정일 2017.02.12

  다운로드 장바구니