"조합 회로 설계 실험" 검색결과 161-180 / 1,383건

• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(예비) / 2021년도(대면) / A+

  실험의 목적Verilog HDL 언어의 기본 사용법을 익히고 디지털 논리회로를 설계하는 여러 가지 방법론을 학습한다. ... 참고문헌1) 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안2) M. Morris Mano, Michael. ... 그러나 reg는 조합논리회로의 모델링에도 사용되므로, reg가 항상 하드웨어적인 저장소자를 의미하는 것은 아니다.(5) Verilog에서 for문, if문의 사용법에 대하여 조사하시오.a

  리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  건국대학교 전기전자기초실험1 13주차 예비보고서 A+

  사전 조사 항목 참고 자료디지털논리회로, 생능출판, 김종현, Chapter7. 순차회로의 분석과 설계, 363p~369p건국대학교 전력전자연구실PAGE \* MERGEFORMAT2 ... 또한, S’과 R’으로 모두 0이 인가되는 경우에는 두 출력들이 모두 1로 세트 되는 비정상적 상황이 발생하므로, 금지된 입력 조합이다.(3) NOR 게이트로 구성한 SR 래치 회로의 ... 모의실험(1) 모의실험 1 – NOR 게이트를 이용한 SR 래치 모의실험LTspice를 이용하여 다음의 회로도를 구성하시오.NOR 게이트는 OR 게이트와 NOT 게이트로 구성하시오.NOT

  리포트 | 7페이지 | 5,000원 | 등록일 2024.04.14 | 수정일 2024.04.22

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_4주차 예비보고서_A+

  디지털 논리실험 및 설계 4주차 예비보고서실험 준비1.1 멀티플렉서와 부호기(encoder)의 차이를 설명하시오.멀티플렉서는 여러가지의 입력 가운데 하나를 골라 그대로 출력하지만 부호기는 ... 이를 표로 정리하면 다음과 같다.1.6 응용 실험 (2)가 4-to-1 멀티플렉서로 동작하는 원리를 자세히 서술하시오.응용 실험(2) 회로에는 3-INPUT AND 게이트가 총 4개 ... 그러므로 S0, S1 모두 1일 때 D3 값이 출력되는 것을 볼 수 있다.이 회로의 진리표는 다음과 같다.기본 실험(1)과 같은 것을 볼 수 있다.

  리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  [건국대학교 전기전자기초실험1 A+][2024 Ver] 15주차 - 예비레포트

  순차회로에서는 기억 소자의 출력이 입력 신호와 함께 조합회로를 통과하면서 다음 출력을 결정하게 된다. ... 모의실험 (1) 모의실험 1 – SR 플립플롭 모의실험 LTspice를 이용하여 다음의 SR 플립플롭 회로를 구성하시오. ... 따라서 진리표로부터 얻을 수 있는 논리식 또한 동일하다. (2) 모의실험 2 – JK 플립플롭 모의실험 LTspice를 이용하여 다음의 JK 플립플롭 회로를 구성하시오.

  리포트 | 8페이지 | 5,000원 | 등록일 2024.08.10 | 수정일 2024.08.19

  다운로드 장바구니
• 

  디지털 실험 8장(디코더를 이용한 조합논리) 결과 보고서

  예제와 같이 디코더의 1Y0출력(상태00)은 주도로에서는 녹색등, 골목길에서는 붉은색등과 연결된다.2) 회로를 설계하고 진리표의 모든 조합들을 시험한다. ... 실험 8장 디코더를 이용한 조합논리1. 실험목적-디코더를 이용한 다중 출력 조합 논리 회로를 구현한다.2. ... 여러 개의 출력 조합이란 아마 이 번 실험에서 디코더를 통해 나온 output값을 출력이라 부르고, 이 것을 조합하여 다양한 논리회로를 구성한다는 말일 것이다.실험을 할 때 우리는

  리포트 | 9페이지 | 3,000원 | 등록일 2019.12.17

  다운로드 장바구니
• 

  비동기 카운터, 동기 카운터 설계 예비레포트

  이 경우 조합 논리회로에서 행하였던 Karnaugh 맵과는 다른 의미를 갖는다. 맵의 작은 셀 하나하나는 카운터의 상태를 나타낸다. ... 비동기 카운터, 동기 카운터 설계예비레포트1. 실험 제목1) 비동기 카운터2) 동기 카운터 설계2. ... 실험 목적1) 비동기 카운터- 비동기 업-카운터와 다운-카운터의 설계 및 분석- 카운터의 모듈러스(modulus) 변환- IC 카운터 사용과 카운트 시퀀스 절단(truncation)

  리포트 | 9페이지 | 1,000원 | 등록일 2022.10.09

  다운로드 장바구니
• 

  [전기회로설계실습 결과보고서] 분압기(Voltage Divider)의 설계

  실험에서 사용하는 소자를 통해 설계한 회로는 아래와 같다. ... (c) 최종회로를 그리고 자신이 설계한 회로와 차이가 있다면 그 차이를 분석하라.>> 실험 4.2. ... 따라서 이를 고려한 회로를 설계해야 할 필요가 있다.실험 4.2.(a) 실험계획 3.2의 회로에 등가부하로서 1 ㏀ 저항을 연결하여 부하에 걸리는 전압을 측정하여 기록하라.

  리포트 | 7페이지 | 2,000원 | 등록일 2020.12.24

  다운로드 장바구니
• 

  FPGA구조와 ASIC 설계 방법 실험 레포트

  예비 레포트- 실험날짜 : 2018년 11월 27일- 실험주제 : FPGA구조와 ASIC 설계 방법- 예비이론• FPGA & ASIC 정의FPGA(Field Programmable ... 조합하는 방법으로 시스템C를 선전하였다. ... 설계 가능 논리 소자는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍할 수 있다.

  리포트 | 4페이지 | 2,500원 | 등록일 2021.11.08

  다운로드 장바구니
• 

  [A+] 중앙대학교 아날로그및디지털회로설계실습 3차 예비보고서

  아날로그 및 디지털 회로 설계 실습예비보고서설계실습 3. ... 스텝 모터 구동기소속전자전기공학부학수번호실험 조x조조원 이름작성자실험날짜2023.09.21제출날짜2023.09.21양식의 맨 위양식의 맨 아래1. ... 고정자의 이와 이 사이에 위치하며, 1상 여자 방식과 비교하면 0.5 스텝 어긋난 위치에서 회전자가 정지합니다.1-2상 여자 방식: 이 방식은 1상 여자 방식과 2상 여자 방식을 조합한

  리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

  다운로드 장바구니
• 

  서울시립대 전전설2 결과레포트 2주차 A+

  Design with TTL Gates서론실험 목적TTL 게이트를 이용해 디지털 설계를 해 본다. ... OR, 턖, AND 소자를 이용해 반가산기와 전가산기를 combinational한 논리 회로를 만들어 본다.실험 이론디지털 논리 회로의 종류: combinational, se벼두샤미 ... 풀 에더 또한 모든 입력 경우의 수에 대한 사진을 찍지는 않았지만 모두 제대로 작동하였다.결론Combo box에 직접 TTL과 입출력 소자를 연결하여 디지털 논리 회로(조합)를 구현할

  리포트 | 5페이지 | 1,000원 | 등록일 2021.07.22

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_3주차 예비보고서_A+

  디지털 논리실험 및 설계 3주차 예비보고서실험 준비1.1 기본 실험 (1)의 회로가 2-bit 복호기인 이유를 설명하시오.기본 실험 (1)의 회로는 입력 A,B를 받아 Y0, Y1, ... 여러 개의 입력 단자와 출력 단자를 갖춘 회로에서 임의의 한 입력 단자에 신호가 가해졌을 때, 그 입력 단자에 대응하는 출력 단자의 조합에 신호가 나타나는 것. ... 이 경우에 n = 2이기 때문에 2-bit 복호기라 볼 수 있다.1.2 기본 실험 (2)의 회로가 2-bit 부호기인 이유를 설명하시오.부호기는 복호기의 반대라고 생각할 수 있다.

  리포트 | 6페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  논리회로설계 실험 기본게이트 설계

  논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. 실험 목표CPLD와 FPGA에 대해 알아보고 그의 활용을 알아본다. ... 또한 전기전자 논리회로 교과목의 기초지식과 Xilinx tool을 사용하여 VHDL언어를 통해 기본적인 논리회로인 AND OR 게이트의 논리회로를 설계하고 진리표를 통하여 각 기본 ... 하드웨어에 대한 지식이 별로 없는 사람이 설계하거나 회로의 문서화를 하는 경우에 좋다.

  리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  LIG넥스원 합격 자소서

  담당했습니다.설계를 진행하며 과제 목표를 맞추기 위해 여러 파라미터들을 조합해가며 구현 가능한 값들을 갖도록 설계하고 그에 맞게 부품도 선정하였습니다. ... '초고주파반도체집적회로', '고급마이크로파실험'과 같이 RF와 관련된 과목을 수강하며 이해도를 높일 수 있었습니다. ... 시스템에 사용되는 코일을 HFSS를 통해 설계하였고 ADS를 이용하여 직접 매칭회로까지 구성하였습니다.

  자기소개서 | 2페이지 | 3,000원 | 등록일 2024.08.10

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 결과리포트 (2020 최신)

  실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. ... [반가산기] [전가산기]- 디지털 로직의 조합(combinational)회로와 순차(sequencial)회로에 대하여 차이점을 조사하고 여러 가지 예를 들어 설명하시오.출력값이 오직 ... 디지털 설계가 집적효율적이라는 것을 실험을 통해 다시 확인한 것이다.

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  아날로그및디지털회로설계실습 / 예비보고서 / 7. 논리함수와 게이트 /

  아날로그 및 디지털 회로설계 실습예비보고서(설계실습7. 논리함수와 게이트)7-3. ... (B) AND 게이트와 OR 게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.논리게이트의 ... 설명하고, 그 정의에 따라 진리표를 만들고, 4x2 회로도를 설계한다.

  리포트 | 4페이지 | 1,500원 | 등록일 2020.11.27

  다운로드 장바구니
• 

  디지털 논리회로 ) OR게이트 , NOT게이트 조사

  디지털 논리회로OR게이트 , NOT게이트 조사제목 : OR게이트 , NOT게이트 조사[실험목적]- 디지털 논리 회로의 논리식 중 OR 게이트와 NOT게이트의 개념에 대해 알아본다.- ... NOR, NAND 등과 같이 NOT과 함께 조합된 게이트를 나타낼 때도 OR나 AND앞에 원형(Bubble)만 붙여 해당 게이트의 결과와 반대값을 도출하게 된다. ... 입력값은 둘 이상이 가능하며 모두가 0일 때를 제외하고 결과값은 항상 1이다.트랜지스터로 해당 게이트를 설계할 때는 NPN BJT를 병렬 연결하여 Emitter에서 출력 라인을 연결한다.논리

  리포트 | 4페이지 | 5,000원 | 등록일 2021.07.19

  다운로드 장바구니
• 

  설계 보고서 - 자동판매기 회로

  기초회로실험1설계 1설계제목 : 자동판매기 회로실험목적 : (1) 앞에서 학습했던 내용을 기반으로 간단한 자동판매기 기능을 갖는 회로를 설 계 구현하여 동작을 확인한다.(2) 기본 ... 자동판매기 회로의 전체적 구조각 부분을 조합한 자동판매기 회로의 전체적인 형태는 다음과 같다.실험준비물(1) 전원공급기(GW GPC-3020A) 1대(2) 오실로스코프(3) ? ... 회로 사양에 설계자가 다양한 기능을 추가로 설정하여 설계, 구현할 수 있도록 한다.(3) TTL을 이용한 FSM(Finite State Machine) 의 구현한다.기본 사양 및 구현

  리포트 | 4페이지 | 2,000원 | 등록일 2020.10.01

  다운로드 장바구니
• 

  대역통과 능동필터 예비보고서

  실험순서 및 방법(1) 그림과 같이 실험회로를 구성한다.[실험 회로 ? ... 실험 제목 : 대역통과 능동필터1. 실험목적대역통과 능동필터의 회로를 구성한 후 능동필터의 동작을 이해한다.2. ... 배경2.1 대역통과 능동필터대역통과 능동필터는 저역필터와 고역필터의 조합으로도 만들어질 수 있다.

  리포트 | 2페이지 | 1,000원 | 등록일 2019.09.30

  다운로드 장바구니
• 

  기초전자회로실험 예비보고서 - 인코더, 디코더와 7-Segment Display

  SN7442의 4 – Bit 전가산기 기능 수행 여부를 확인한다SN7442 내부 회로도와 설계문제 3)의 NAND 또는 NOR 게이트 활용 실험에서 자신이 설계한 회로도를 비교하고 ... 향상을 위한 전기, 전자, 통신, 컴퓨터공학 기초전공실험, (2011년)예비보고서 기초전자회로실험1 실험일: 년 월 일 ... 이 때 최소 IC 개수를 사용할 수 있도록 설계하고 실험할 때 출력단자에는 LED를 사용한다.-4.3.3) 설계문제3 : NAND 또는 NOR게이트 활용설계문제 1)과 2)는 일반

  리포트 | 9페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

  다운로드 장바구니
• 

  6장 클램퍼 회로 결과보고서

  시정수가 클램핑 기능에 어떠한 영향을 주는지, 좋은 클램퍼 회로를 만들기 위해서 저항과 커패시터 값을 어떻게 설계해야하는지 알 수 있었다.실험내용- 클램퍼 (R, C, 다이오드 조합 ... 그보다 짧은 커패시터 방전 시간을 가질 경우 왜곡의 양은 점점 증가한다.실험결과- 클램퍼 (R, C, 다이오드 조합)(1)+4V 입력 : 다이오드 ON(계산) VT = 0.65V(Pspice ... 진행사항볼륨 컨트롤 회로, 톤 컨트롤 회로, 증폭 회로를 조원들끼리 분담하여 PSPICE를 이용한 설계를 통해 소자 값을 바꾸어가며 적합한 기능을 할 수 있는지 시뮬레이션해보았다.

  리포트 | 8페이지 | 1,500원 | 등록일 2019.12.22 | 수정일 2021.10.13

  다운로드 장바구니