"가산기&감산기 결과보고서" 검색결과 1-20 / 121건

• 

  [논리회로실험] 실험3. 가산기&감산기 결과보고서

  가산기 & 감산기1. ... 진리표는 실험1과 마찬가지로 예비보고서의 결과 값과 동일하게 나왔다.* 실험 3 : 반감산기1) 실험 과정- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.2) ... 진리표는 예비보고서의 예상 결과 값과 동일하게 나왔다.* 실험 2 : 전가산기1) 실험 과정- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.2) 실험 결과ABCiSCo0000000110010100110110010101011100111111Boolean

  리포트 | 5페이지 | 1,000원 | 등록일 2023.03.28

  다운로드 장바구니
• 

  기초회로실험[결과보고서] 9 (가산기&감산기)

  , 성공적인 가산기/감산기 실험을 통해 이 증폭기들의 이름이 왜 그렇게 불리는 가를 잘 살펴볼 수 있는 실험이었다.예비보고서반전증폭기, 비반전 증폭기 실험 결과를 통해 반전, 비반전이란 ... OP-AMP 증폭실험(가산기/감산기)실험결과(데이터) 및 분석가산기[그림 9-1] 가산증폭기 회로도(R1=1kΩ, R2=1kΩ, R3=1kΩ , R4=1kΩ , V1=5[V], V2 ... 비록 감산기는 저항의 오차범위인 5%를 넘었지만 이는 대체적으로 정확한 실험을 했다고 볼 수 있는 결과이다.

  리포트 | 7페이지 | 1,000원 | 등록일 2013.01.15

  다운로드 장바구니
• 

  [A+ 결과보고서] 아주대 논리회로실험 실험3 '가산기& 감산기'

  ●가산기 예비보고서 결과 및 실험 결과 값과 비교-예비보고서 결과와 실제 실험결과와 이론적으로 나오는 결과값이 일치하였다. ... 실험 3 결과보고서1. 실험목적-Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해본다. ... ●감산기 예비보고서 결과 및 실험 결과 값과 비교- 실제 실험 했을 때 결과값과 예비보고서 SPICE로 얻은 결과값과 이론적으로 얻을 수 있는 결과값이 모두 같았다.

  리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

  다운로드 장바구니
• 

  가산기와 감산기(adder & Subtractor)(결과보고서)

  -> 위 회로는 직렬가산기로써 한 개의 전가산기를 사용하여 만든 회로이다. ... 즉 계산값과 동일한 결과를 보인다. ... 즉 계산값과 동일한 결과를 보인다.-> D가 carry이며 Y값이 sum 값이다. 4~5s가 첫 번째 자리수의 계산 sum, 5~6s이 두 번째 자리수의 sum이 된다.

  리포트 | 6페이지 | 1,000원 | 등록일 2011.06.26 | 수정일 2015.12.26

  다운로드 장바구니
• 

  결과보고서 실험 3. 가산기와 감산기 (Adder & Subtractor)

  7486), AND gate(IC 7408)을 이용하여 반가산기를 구성하여 실험해 본 결과 예비보고서에서 돌린 시뮬레이션 결과와 동일한 Trut Table값을 얻을 수 있었다. ... 이를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.< 실험 과정 및 결과 >(1) 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 ... < 결과보고서 : 실험 3.

  리포트 | 4페이지 | 3,000원 | 등록일 2012.03.11

  다운로드 장바구니
• 

  기계공학실험 예비 및 결과 보고서 - 가산 & 감산 증폭기

  전압 측정 장치를 이용하여 감산 증폭기의 출력값을 확인한다.5. 결과가) 가산 증폭기? 가산 증폭기 세팅 사진? 가산 사진 나) 감산 증폭기? 감산 증폭기 세팅 사진? ... 실험 제목 : 11장 가산 & 감산 증폭기━━━━━━━━━━━과목명 : 기계공학실험 ( Ⅰ )제출일 : 2009 년 12월 6일실험일자 : 2009년 11월 30일실 험 조 명 :2 ... 목적이번 실험을 통하여 반전 증폭기와 비반전 증폭기 회로를 중첩시킴으로써 덧셈이나 뺄셈과 동시에 그 결과를 증폭시키는 가산 또는 감산 증폭기를 만들 수 있다.2.

  리포트 | 8페이지 | 1,000원 | 등록일 2010.01.20

  다운로드 장바구니
• 

  A+ / 디지털시스템설계 가/감산기 실험보고서

  디지털시스템설계 실험 보고서가/감산기 회로1. ... 관련 이론1) 프로그래머블 반 가/감산기(HAS: half adder and subtracter)1. A입력의 반전 유무에 따라 가산기와 감산기로 동작2. ... 결과분석이번 실험을 통해 프로그래머블 가/감산기 회로에 대한 논리 동작, 회로도 등 자세히 살펴 볼 수 있었다 A 입력의 반전 유무에 따라 가산기와 감산기로 동작한다는 것을 실험적으로

  리포트 | 8페이지 | 2,000원 | 등록일 2023.08.15

  다운로드 장바구니
• 

  디지털회로실험 래치

  AND, OR, XOR 게이트를 이용한 전가산기실험 4) 전감산기그림 5-9 AND, OR, NOT, XOR 게이트를 이용한 전감산기-실험결과실험 1) JK 플립플롭 결과표입 력출 ... 디지털 회로 실험 3주차 실험보고서실험 1) JK 플립플롭그림 4-11 NAND 게이트 JK 플립플롭실험 2) D 플립플롭그림 4-12 D 플립플롭 회로실험 3) 전가산기그림 5-8 ... 회로를 구성하는 실험으로 전가산기와 마찬가지로 전감산기도 2개의 반감산기를 이용하여 구현된다.전감산기는 하위 비트 감산 시 발생하는 자리 내림을 고려하여 연산 후 차와 자리내림을

  리포트 | 4페이지 | 1,500원 | 등록일 2023.10.24

  다운로드 장바구니
• 

  디지털 논리회로 실험 5주차 Adder 예비보고서

  디지털 논리회로 설계 및 실험예비보고서주제 : Adder소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X요일X조 XXXXXXX ... 2-2 전가산기 회로의 진리표그림 2-2 전가산기와 전가산기 심볼(4) 반 감산기2진수로 표시된 두 개의 차로 얻어진 감산기를 반 감산기라 한다. ... [그림 4]의 회로를 XOR, AND, OR 게이트로 구현한 후 아래 표에 실험 결과를 기록하시오.※ 한 번에 모든 회로를 연결하지 않는다.

  리포트 | 9페이지 | 1,500원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  결과보고서(7 가산기)

  실험제목 :가산기- 결과보고서[결과 및고찰](a) 반가산기회 로 도결 과 값입 력(a) 반가산기BASC*************101회로 (a)는 반가산기(half adder)를 나타낸 ... 각 전가산기는 3명의 투표 결과를 집계하여 Sum과 캐리로 출력한다.◀ 그림 2(c) 반감산기회 로 도결 과 값입 력(c) 반감산기BADBR0000011010111100회로 (c)는 ... 반감삼기는 반가산기와 마찬가지로 두 개의 입력에 대한 감산기이다.

  리포트 | 5페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 3번 실험 예비보고서

  2주차 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 3. 가산기 & 감산기1. ... 그리고 실험 과정과 결과를 통해 가산기와 감산기의 입-출력이 각각 어떤 의미를 갖는지 확인하는 것을 목적으로 한다.2. ... 반 감산기는 위에서 확인했듯, 입력 A,B에 따른 2가지 출력값이 다른 입력값과 합쳐져 또 다른 결과값을 출력하는 회로 구조를 띠고 있다.3.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  논리회로실험 A+결과보고서 3 Adder & Subtracter

  이는 예비보고서의 Truth Table과도 같았다.2. 고찰이번 실험은 여러 가지 기본적인 Logic gate를 이용하여 가산기와 감산기를 구성해 보는 것이었다. ... 실험 과정 및 결과 실험 1) 반가산기(Half Adder) 구성XOR gate(74HC86)과 AND gate(74HC08) 하나씩을 이용하여 반가산기(Half Adder)를 구성하였다 ... 이는 예비보고서의 Truth Table과도 같았다.

  리포트 | 5페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  예비보고서(7 가산기)

  실험제목 :가산기- 예비보고서1. 목적이진 덧셈, 뺄셈 및 곱셈계산의 원리를 이해하고, 이를 구현하는 가산기, 감산기 및 승산기의 동작을 확인한다.2. ... 이와 같은 동작은 4차례 반복 수행하면 시프트 레지스터에는 곱셈 결과가 기록될 것이다.(8) 논리연산장치 (ALU)논리연산장치는 가산, 감산을 비롯한 여러 가지의 연산을 할 수 있는 ... 이 때에는 첫 두 입력의 가산 결과가 다시 어큐뮬레이터에 저장되므로 연속적인 가산을 할 수 있게 된다.

  리포트 | 9페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  정실, 정보통신기초설계실습2 9주차 결과보고서 인하대

  실험 결과 보고서(9주차)실험 제목 : 가산기, 감산기 회로실험실험 목적 : Verilog를 사용해 full 가산기, 감산기를 설계하고 n-bit 가산기, 감산기를 구성해본다.실험준비장비 ... 그동안 공부한 Verilog를 바탕으로 가산기와 감산기를 구성해봤다. ... 이번에 구성했던 가산기, 감산기는 ripple carry 연산기라고도 하는데 이전연산에서 발생한 carry가 다음연산에도 사용되는 연산기이다.

  리포트 | 5페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  아주대 논리회로실험 실험3 가산기 & 감산기 예비보고서

  반가산기 실험2. 전가산기실험3. 반감산기 실험4. 전감산기5. 실험 과정실험1. ... 실험3 예비보고서IEEE Code of Ethics(출처: http://www.ieee.org)We, the members of the IEEE, in recognition of the ... 따라서 이를 식으로 표현하면B _{out} =A BULLET {bar{B`}}와 같다.4) 전감산기- 전감산기는 반감산기에 존재하던 입력 A, B이외에 추가적인 입력B _{"in"}

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니
• 

  실험2. 가산기 예비보고서

  그리고 입력에 대한 출력 전압을 측정하여 실험 결과 보고서 1번의 [표 2-3]에 기록하라(해당 회로는 실험과정 5.3에서 재사용하므로 해체하지 않는다.) ... 표현하는 경우, 가산기를 가감산기로 사용한다. ... 실험 예비 보고(생략) 별도 첨부4. 실험기자재 및 부품4.1 사용기기■ 디지털 멀티미터■ 전원 공급기4.2 사용부품■ AND 게이트■ OR 게이트■ NAND 게이트■ 인버터5.

  리포트 | 5페이지 | 1,500원 | 등록일 2022.05.26

  다운로드 장바구니
• 

  임베디드 IoT 응용실험 - VHDL을 이용한 8-bit ALU

  논리 연산을 수행하고 이 결과들 중에서 하나를 멀티플렉서로 선택하여 최종 출력값을 결정- AND, OR, XOR, 보수 등의 기능VHDL : V - Hardware Description ... 멀티플렉서로 이루어진 회로- 두 개의 입력 A, B와 출력 D가 존재- 가산, 감산, 증가, 감소 등의 8가지 기능* 논리연산 회로- 게이트와 멀티플렉서로 구성- 각 게이트가 정해진 ... Arithmetic Logic Unit) : 산술 논리 장치ALU : 중앙처리장치 속에서 연산하는 부분을 ALU라고 한다.이것은 산술연산과 논리연산을 하는 유닛이다.* 산술연산 회로- 전가산기와

  리포트 | 9페이지 | 3,000원 | 등록일 2022.04.14

  다운로드 장바구니
• 

  컴퓨터 구조 계산기_quartus 설계_2024

  FA에 B 입력을 XOR로 달아 감산기 역할도 할 수 있게 만들었다.제어신호인 M이 T6일 때만 감산기(1)이고 나머지 타이밍에서는 가산기(0)로 동작된다. ... 작동시키고 싶을 때 주면 된다.이 보고서에서는 20ns~40ns까지 h값을 주었다.)위 버튼을 눌러서 시뮬레이션을 시작한다.# Timing CLOCK3개의 D Flip-Flop을 ... BR은 직접 스위치 B 입력을 받기 때문에 T2를 S1, S0에 넣어 B←SB를 수행하도록 했다.# ALU4비트 가감산기로서 전가산기를 4개 이용하여 연산을 한다.

  리포트 | 17페이지 | 2,000원 | 등록일 2024.06.07

  다운로드 장바구니
• 

  충북대 기초회로실험 4-비트 산술논리회로 예비

  실험 12. 4-비트 산술논리회로(예비보고서)실험 목적(1) ALU (Arithmetic Logic Unit)의 기능과 구조를 이해한다.(2) MyCAD의 사용법을 익힌다.(3) MyCAD를 ... 산술 연산은 가산, 감산, 증가, 감소 등의 8가지 기능을 수행하며 MUX와 ADDER로 구성된다. 이들 기능은 선택단자 S1, S0 및 Cin에 의해 선택된다. ... ADDER의 입력이 되고 ADDER에 의해 출력 D가 결정된다.실험 준비물MyCAD (라이브러리는 Spartan2 사용)실험(1) MyCAD를 이용하여 의 (a)와 같이 1비트 전가산기를

  리포트 | 3페이지 | 1,000원 | 등록일 2021.09.10 | 수정일 2021.09.15

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서 1

  그 중 산술연산에는 가산, 감산, 승산, 제산이 있는데 각 산술을 요약하면 다음과 같다.- 가산 기능 : 가산기(adder)라 불리는 논리 회로에 의해 실행되고 두 수와 자리 올림 ... 조합은 예비보고서와 실험 결과가 잘 일치했다. ... 그러나 NAND NAND, NOR NOR로 쓴 예비보고서와 달리 AND NAND를, OR NOR를 쓴 실험 결과는 전혀 달랐다.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니