"감산" 검색결과 1-20 / 2,959건

• 

  감산덕청의 생애와 사상

  감산덕청의 개요Ⅲ. 감산덕청의 생애Ⅳ. 감산덕청의사상1. 자심 사상2. 선정쌍수 사상3. 참구염불 사상Ⅴ.결론참고문헌Ⅰ. ... 감산덕청의개요감산덕청(山)은 중국 명나라의 고승으로 속성은 채(蔡)씨이며 자는 징인(澄印), 호는 감산(山), 법호는 덕청()이다. 홍각선사라는 이름으로도 불린다. ... 현재 남화사에는 육신보살이 된 감산덕청이 모셔져 있다.임영효(2008), 197-200.Ⅳ. 감산덕청의 사상1.

  리포트 | 6페이지 | 2,500원 | 등록일 2023.11.18

  다운로드 장바구니
• (주)감산
  기업보고서

  • (주)감산 (보고서 2건)

  • 대표자명	이찬우	사업자번호	201-87-*****	설립일	-
    기업규모	중소기업	업종분류	기타 음·식료품 위주 종합 소매업
    제공처

• 

  가산기와감산기

  8.가산기와 감산기반가산기한자리 2진수 2개를 입력하여 합과 캐리를 계산하는 덧셈회로전가산기2진수 입력 2개와 아랫자리 캐리까지 포함하여 한자리 2진수 3개를 더하는 조합논리회로이다.반감산기한비트의 ... 2진수 A에서 B를 빼는 것으로 차와 빌림수를 계산하는 뺄셈회로이다.전감산기두 2진수 입력 An과 Bn과 아랫든으로 빌려주는 빌림수 Kn-1을 포함하여 An-Bn-Kn-1을 계산하는

  리포트 | 6페이지 | 1,000원 | 등록일 2021.05.25

  다운로드 장바구니
• 

  요추 금속물 함유 환자의 조영증강 자기공명영상에서 감산(subtraction)기법의 유용성

  대한자기공명기술학회 강충환, 주명식, 서석근, 조인완, 김영수, 김승식

  논문 | 7페이지 | 4,000원 | 등록일 2023.04.05 | 수정일 2023.09.25

  다운로드 장바구니
• 

  전감산기 verilog 설계

  제목전감산기 설계실습 목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야 한다. ... 전감산기의 진리표를 완성하라.Di = ( Xi - Bi ) – Yi전감산기의 진리표XiYiBiDiB0*************10110110010101001100011111YiBi Xi000111100111112 ... 위의 논리식에서 기본 게이트를 이용해 전감산기의 블록도를 그려라.Schematic설계1.

  리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  가산기, 감산기 설계

  실험 제목① 반가산기② 반감산기③ 전가산기④ 전감산기2. ... 실험 목적가산기, 감산기의 원리를 이해하고, 가산기, 감산기 회로를 설계하여 동작 특성을 확인한다.가산기, 감산기의 진리표와 논리식을 이용하여 동작을 확인한다.3. ... 덧셈 회로이고 반가산기(HA) 2개를 합쳐서 전가산기(FA)를 만들 수 있고 감산기는 뺄셈 회로이고 반감산기(HS) 2개를 합쳐서 전감산기(FS)를 만들 수 있다.이번 실험은 어렵지

  리포트 | 16페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

  다운로드 장바구니
• 

  가산기, 감산기 실험보고서

  그러므로 Breadboard 내부의 도선 저항을 고려하지 않았기에 회로 내 실제 저항값과 이론적 저항 값의 차이로 인해 오차 발생이 존재하며, 이는 가산기와 감산기의 을 구하는데

  리포트 | 7페이지 | 1,000원 | 등록일 2023.01.18

  다운로드 장바구니
• 

  가산기, 감산기 예비보고서

  1. 실험 목적op-amp 회로의 기본 동작 원리를 이론적으로 해석하고, 기본 회로의 동작을 이해한다. 이를 바탕으로 실험 회로를 꾸미고 실험 결과를 통해 이론에서 해석했던 내용을 확인한다.2. 기초 이론연산 증폭기는 고 이득 전압증폭기이다. 연산 증폭기는 두 개의 입..

  리포트 | 13페이지 | 1,000원 | 등록일 2023.01.18

  다운로드 장바구니
• 

  감산사지 아미타불상, 미륵보살상에 관한 고찰

  과목명: 미술사연습감산사지 출토 아미타불상 · 미륵보살상에 관한 고찰目 次Ⅰ. 머리말Ⅱ. 선행연구의 주안점Ⅲ. 감산사지 불상에 대한 견해Ⅳ. 맺음말Ⅰ. ... 감산사에 봉안되었다고 보아야 한다고 주장한다. ... 옷주름형식을 중점으로 한 김리나 교수의 「신라 감산사여래식 불상의 의문과일본 불상과의 관계」와 미륵보살상의 형식과 의미를 김지성(金志誠)과 관련하여 연구한 이주형 교수의 「감산사

  리포트 | 5페이지 | 1,000원 | 등록일 2022.03.27 | 수정일 2022.06.22

  다운로드 장바구니
• 

  디지털 회로 실험-가산기와 감산기

  가산기와 감산기1. 목적-반가산기와 전가산기의 원리를 이해한다.-반감산기와 전감산기의 원리를 이해한다.-2진병렬 가산기의 원리를 이해한다.2. ... B, B=A’B이다.전감산기 : 반감산기가 단지 두 입력 간의 차이를 구하는 논리회로라면, 전감산기는 추가적으로 아랫자리(하위 비트)에서 요구하는 빌림수에 의한 뺄셈까지도 수행한다.밑에 ... 가산기를 응용한 것으로 가산기에서의 합(sum)은 감산기에서 차(difference)가 되며, 가산기에서는 올림수(carry)가 발생했지만 감산기에서는 빌림수(borrow)가 발생한다

  리포트 | 18페이지 | 2,000원 | 등록일 2022.09.10

  다운로드 장바구니
• 

  VHDL-1-가산기,감산기

  17) 100~150ns -> X=0, Y=1, Cin=1S=0, Co=18) 150~200ns -> X=1, Y=1, Cin=1S=1, Co=1이후는 이것이 반복된다.실습제목: 반감산기1 ... OR_VHDL port map(temp3, temp2, Bo);end Structural;-- 포트의 입출력 지정-- 게이트 통과 후의 신호를 임시적으로 저장하기 위한 신호-- 반감산기의 ... add_sum(7),fcarry => add_sum(8));end sample;-- 포트의 입출력을 지정한다. 8bit가 필요하므로 7~0 총 8개의 비트를 할당했다.--1을 넣으면 감산기

  리포트 | 34페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.03.29

  다운로드 장바구니
• 

  의용디지털시스템 감산기의 개념, 작동원리

  감산기에 피감수, 감수 및 자리올림을 입력하면 차와 자리올림을 출력한다. 감산기와 반대의 기능을 하는 것이 가산기이다. ... Q : 감산기 (Substractor)에 대해 조사하시오.감산기(substractor)란 입력 데이터로 표시되는 수의 차를 출력 데이터로서 표현하는 기구이다. ... 이들 두 계산기의 기능을 겸비한 가감산기라는 것도 있고, 반감산기, 반가산기도 있다. 이들 계산 기능은 중앙 처리 장치(CPU)의 기능 속에도 포함되어 있다.

  리포트 | 2페이지 | 2,000원 | 등록일 2020.11.23 | 수정일 2020.11.30

  다운로드 장바구니
• 

  9주차 결과 - Multiplexer 가산-감산

  하지만 실험이 어렵고 시간이 부족해서 조교님께서 Multiplexer를 감산기로 사용하는 실험 (4)는 하지 말라고 하셨습니다. ... 기초회로실험1제출:2015.05.119주차실험제목 : Multiplexer 가산-감산실험입 력출 력 ( Y )SABD _{0}D _{1}D _{2}D _{3}000********** ... Subtract(1Y)=4.382VCarry(2Y)=4.374V고찰이번 실험은 전가산기 구성을 위해 2개의 4입력 Multiplexer 사용을 익히고 2개의 4입력 Multiplexer를 감산기로

  리포트 | 11페이지 | 1,500원 | 등록일 2020.10.01

  다운로드 장바구니
• 

  A+ / 디지털시스템설계 가/감산기 실험보고서

  디지털시스템설계 실험 보고서가/감산기 회로1. ... , 피가수, 가수에 맞게 구성하고 (C0=0 가산기, C0=1 감산기) C0에 따른 가산기 감산기로 분류된 출력값을 확인할 수 있었다. ... 관련 이론1) 프로그래머블 반 가/감산기(HAS: half adder and subtracter)1. A입력의 반전 유무에 따라 가산기와 감산기로 동작2.

  리포트 | 8페이지 | 2,000원 | 등록일 2023.08.15

  다운로드 장바구니
• 

  디지털회로실험 가산기, 감산기 실험 레포트

  디지털회로실험실험보고서제목 : XOR 게이트(XOR, 1비트 비교기, 보수기)가산기와 감산기(전가산기, 전감산기)1.

  리포트 | 10페이지 | 1,500원 | 등록일 2020.12.13

  다운로드 장바구니
• 

  연산증폭기, 가산 감산, 반전 비반전 증폭

  연산증폭기 (OP-Amp)의 동작 특성능동소자인 연산증폭기는 입력부에서 받아들인 작은 크기의 신호의 전압 or 전력을 증폭하여 출력으로 내보내는 역할을 한다. 연산증폭기는 기본적으로 두 단자의 입력의 차를 증폭하는 차동 증폭기라는 점이 중요하다. 이 때, 각각의 단자가..

  리포트 | 4페이지 | 1,000원 | 등록일 2020.06.03

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 전감산기 설계

  전감산기의 블록도4. ... 전감산기 설계1. 실습목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야한다. ... 그리고 감산한 결과와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합 논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  디지틀 논리회로 실험6 가산기와 감산기

  가산기와 감산기실험 목적 실험목적 반가산기와 전가산기의 원리를 이해한다 . 반감산기와 전감산기의 원리를 이해한다 . 가산기와 감산기의 동작을 확인한다 . ... 회로를 구성한다 . 7404,7486,7408 회로를 사용해 반감산기 회로를 구성한다 . 7404,7408,7486,7432 회로를 사용해 전감산기 회로를 구성한다 . 7400,7486,7404 ... 이용한 2 진 4bit 전감산기와 전가산기결과분석 및 결론 먼저 반가산기와 전가산기를 구성해보았고 반감산기와 전가산기 그리고 2bit 병렬 2 진 가산기 회로까지 회로를 잘 구성하였다

  리포트 | 13페이지 | 2,000원 | 등록일 2019.10.03 | 수정일 2021.10.17

  다운로드 장바구니
• 

  VHDL 설계 실습 보고서 (전감산기 설계)

  또한 결과는 감산한 결과와 위에서 빌림수를 나타내야 한다. 전감산기를 설계하는 과정을 통해 조합논리회로를 VHDL로 설계하는 방법을 공부한다.실습 내용실습 결과전감산기의논리식1. ... 전감산기의 [표 1]을 작성하시오.[표 1] 전감산기 진리표XiYiBiDiB0*************10110110010101001100011111전감산기의설계2. ... 위의 논리식을 기본 게이트를 이용하여 전감산기의 회로도(schematic)를그려라.전감산기의schematic설계1.

  리포트 | 3페이지 | 1,000원 | 등록일 2020.05.29

  다운로드 장바구니
• 

  충북대 기초회로실험 Multiplexer 가산-감산 결과

  실험 3은 전감산기에 대한 실험이었는데 마찬가지로 실험 결과는 이론과 동일했다. ... Multiplexer 가산-감산(결과보고서)실험결과(2) 과 같이 회로를 연결하고 진리표를 작성하라. ... 전감산기의 논리식은S`=A```` OPLUS B````` OPLUS B _{i},B _{o} `= bar{A} B _{i} `+BB _{i} `+ bar{A} B이다.

  리포트 | 2페이지 | 1,500원 | 등록일 2021.09.10 | 수정일 2021.10.26

  다운로드 장바구니