"감산기 설계" 검색결과 1-20 / 505건

• 

  가산기, 감산기 설계

  실험 목적가산기, 감산기의 원리를 이해하고, 가산기, 감산기 회로를 설계하여 동작 특성을 확인한다.가산기, 감산기의 진리표와 논리식을 이용하여 동작을 확인한다.3. ... 실험 제목① 반가산기② 반감산기③ 전가산기④ 전감산기2. ... 덧셈 회로이고 반가산기(HA) 2개를 합쳐서 전가산기(FA)를 만들 수 있고 감산기는 뺄셈 회로이고 반감산기(HS) 2개를 합쳐서 전감산기(FS)를 만들 수 있다.이번 실험은 어렵지

  리포트 | 16페이지 | 1,500원 | 등록일 2020.11.15 | 수정일 2022.04.23

  다운로드 장바구니
• 

  전감산기 verilog 설계

  제목전감산기 설계실습 목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야 한다. ... 전감산기 설계 과정을 통해 조합논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. ... 위의 논리식에서 기본 게이트를 이용해 전감산기의 블록도를 그려라.Schematic설계1.

  리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 전감산기 설계

  전감산기 설계1. 실습목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야한다. ... 그리고 감산한 결과와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합 논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. ... 전감산기의 블록도4.

  리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  VHDL 설계 실습 보고서 (전감산기 설계)

  VHDL 설계 실습 보고서 VHDL Lab_01일 시학 번이 름제 목전감산기 설계실습 목적전감산기는 한 자리 2진수 뺄셈을 할 때 전가산기에서 더한 결과 캐리가 발생하는 것과는 반대로 ... 또한 결과는 감산한 결과와 위에서 빌림수를 나타내야 한다. 전감산기를 설계하는 과정을 통해 조합논리회로를 VHDL로 설계하는 방법을 공부한다.실습 내용실습 결과전감산기의논리식1. ... 전감산기를 schematic으로 설계하고, 설계한 schematic diagram을캡쳐하여 아래에 보이시오.2. schematic으로 설계한 전감산기의 모든 입력에 대해서 시뮬레이션하고시뮬레이션

  리포트 | 3페이지 | 1,000원 | 등록일 2020.05.29

  다운로드 장바구니
• 

  디지털 시스템 설계 및 실습 n비트 가감산기 설계 verilog

  1. 실습목적BCD는 디지털에서 사용하는 2진 코드를 이용해 10진수를 표현한 값이다. 일상생활에서는 10진수를 사용하지만 디지털 연산은 2진수를 기반으로 하므로, 디지털 연산에 의한 결과는 10진수로 변환되어야 한다. 이 실습에서는 BCD로 입력되는 두 수를 더한 2..

  리포트 | 4페이지 | 1,000원 | 등록일 2020.11.02

  다운로드 장바구니
• 

  A+ / 디지털시스템설계 가/감산기 실험보고서

  디지털시스템설계 실험 보고서가/감산기 회로1. ... 실험목적① 프로그래머블 반 가/감산기를 설계하고 실험을 통해 논리 동작을 확인해 보고 이해한다.② 프로그래머블 전 가/감산기를 설계하고 실험을 통해 논리 동작을 확인해 보고 이해한다 ... 실험내용 및 방법① 프로그래머를 반 가/감산기의 회로도를 설계하고 제어신호와 입력 신호에 맞게 출력되었는지 출력(논리동작)을 확인한다.② 프로그래머를 반 가/감산기의 회로도를 설계하고

  리포트 | 8페이지 | 2,000원 | 등록일 2023.08.15

  다운로드 장바구니
• 

  디지털시스템설계실습 전감산기 결과보고서

  디지털시스템 설계 실습 2주차 결과보고서학과전자공학과학년3학번성명※전감산기 설계(진리표. 논리식. 동작표현)1. 전감산기 연산은 다음과 같다. ... 전감산기에 대해 뺄셈 결과의 논리식을 XOR로 나타내라.실험 고찰이번실험은 전감산기를 설계하는 실험이었다. 전감산기는 3비트에 대해 산술 뺄셈을 실행하는 조합논리회로이다. ... 전감산기에 대해서 복습함과 동시에 VHDL로 설계하는 여러 방법들을 배울 수 있는 시간이었다.

  리포트 | 4페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  디시설 - 전가산기, 전감산기 설계

  결과 보고서( 전가산기, 전감산기 설계 )제목전가산기, 전감산기 설계실습 목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 ... 그리고 감산한 결과와 위에서 빌린 수를 나타내야 한다. 전가산기, 전감산기 설계 과정을 통해 조합논리회로를 VHDL로 설계하는 방법에 대해 공부한다. ... = YiBi + Xi'Bi + Xi'Yi YiBiXi000111100011110010VHDL설계- if~then~elsif~end if 형식으로 전감산기를 설계하였다.diff를 선언해주고

  리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20

  다운로드 장바구니
• 

  [verilog HDL] 감산기와 비교기의 설계

  설계시 XOR 게이트를 사용하여 1bit 감산기를 만든 후 이를 Module Instance를 사용하여 4bits 감산기를 설계한다.2) Simulation으로 설계된 디자인을 검사해 ... 전가산기와 큰 차이가 없었다.Prelab2에서는 Prelab1에서 만든 1bit 전감산기를 이용하여 4bits 전감산기를 설계하고 FPGA에서 작동시켜 보았다. ... 출력값 두개는 각각 다른 LED에 연결되도록 설계한다.2) 4bit 감산기를 설계한다.

  리포트 | 27페이지 | 3,000원 | 등록일 2014.11.02

  다운로드 장바구니
• 

  [VHDL] 전감산기의 설계

  또한 결과는 감산한 결과와 위에서 빌림수를 나타내야 한다. 전감산기를 설계하는 과정을 통해 조합논리회로를 VHDL로 설계하는 방법을 공부한다. ... VHDL로 설계한 전감산기를 컴파일, 시뮬레이션하고 시뮬레이션 결과를 진리표와 비교한 후 아래에 보여라.Schematic 설계의 시뮬레이션과 같은 방식으로 시뮬레이션 하였다.Xi,Yi ... 다음 표는 입출력에 할당된 장치의 종류이다.전감산기의 Schematic과 VHDL 설계 두 설계에서 생성된 pof 파일을 DigComV32 키트에 다운로드하여 실행한 결과를 진리표와

  리포트 | 6페이지 | 1,000원 | 등록일 2012.12.13

  다운로드 장바구니
• 

  op-amp를 이용한 가산기, 감산기 설계

  실험결과1) 가산기R4Vout max[V]1kΩ-6.3092kΩ-7.4593kΩ-12.1622) 감산기R4Vout max[V]1kΩ-1.9402kΩ-3.8803kΩ-5.8272. ... 그리고 두 번째 감산기 실험을 할 때에는 GND의 문제도 없애고 결선을 하였는데 결과값이 이상하게 나와서 계속 회로를 뜯었다가 다시 만들었다를 반복하다가 나중에 OP-AMP를 바꾸어 ... 그리고 또한 소자의 값을 하나하나 측정을 한 후 실험을 했던 것이 아니었기 때문에 특히 감산기와 같은 경우는 R1과 R2가 같다는 전제 하에 했던 실험이었기 때문에 값이 달라지면 전압이득과

  리포트 | 7페이지 | 1,000원 | 등록일 2015.06.20 | 수정일 2015.08.25

  다운로드 장바구니
• 

  4비트 가감산기 설계 보고서

  이번에서는 4비트 가/감산기를 설계했지만, 다음에 설계를 하고자 한다면 4비트보다 많게, 혹은 가/감산만이 아니라 곱셈/나눗셈까지 추가된 회로를 설계할 수 있을 것이다. ... < 설계 > 4-bit Adder/Subtractor Unit▶ 문제 정의를 위한 명세 및 설계 범위4비트 가감산기를 만들기 위해 4개의 fulladder에 각 각 4개의 A, B ... fulladder를 이용하여 4비트 가/감산기를 설계해보았다. 이 프로젝트를 함으로써 제어신호에 따른 가/감산 출력 값을 시뮬레이션을 통해 확인하고 학습할 수 있었다.

  리포트 | 4페이지 | 1,500원 | 등록일 2014.05.19

  다운로드 장바구니
• 

  [verilog]8비트 가감산기 설계

  회로를 요구사항에 맞춰서 설계하기①모드 설정을 위해서 위와 같은 방법을 사용하여 설계하였습니다.②OverFlow는 MSB가 다른 경우에는 발생하지 않으며 MSB가 다른 경우 중 캐리

  리포트 | 5페이지 | 3,000원 | 등록일 2012.04.30 | 수정일 2021.05.07

  다운로드 장바구니
• 

  BCD to Excess-3 코드 가/감산기 설계 보고서

  조합 응용회로 설계BCD to Excess-3 코드 가/감산기 설계 보고서1. 작품설명2. 전체 블록 다이어그램3. 각 블록의 기능 및 동작 설명4. 전체 회로도5. ... 이렇게 나온 값을 다시 BCD 코드로 변환 해주기 위해 가/감산기의 출력은 BIN to BCD의 입력이 된다. ... -c-d-a-b-a-b-c-c-d② 3초과 코드 연산출력된 2개의 3초과 코드를 감산 또는 가산하기위해 4비트 전가산기 7483을 이용한다.감산은 보수를 이용하여 더해준다.

  리포트 | 12페이지 | 1,500원 | 등록일 2015.12.10

  다운로드 장바구니
• 

  [컴퓨터공학기초설계및실험1 예비레포트] 반가산기.전가산기.반감산기.전감산기

  컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:반가산기 · 반감산기 (예비)전가산기 · 전감산기 (예비)예비보고서제목 및 목적제목반가산기(Half Adder)와 반감산기(Half ... 반가산기, 반감산기의 진리표를 작성하고 논리식을 세운 후, 설계를 통해 논리회로를 구성하는 데 목적을 둔다. ... 전가산기, 전감산기의 진리표를 작성하고 논리식을 세운 후, 설계를 통해 논리회로를 구성하는 데 목적을 둔다.

  리포트 | 6페이지 | 1,000원 | 등록일 2015.03.16

  다운로드 장바구니
• 

  gray 포인터를 이용한 fifo 설계 (가감산기를 최소화함)

  리포트 | 3,000원 | 등록일 2013.03.25

  다운로드 장바구니
• 

  비교기 반감산기 전감산기 설계(쿼터스,논리회로)

  목표 설정 ▶ 논리게이트를 이용하여 반감산기, 전감산기를 설계하라.2. ... 목 적 ▶ 논리게이트를 이용하여 반감산기, 전감산기의 진리표로부터, 논리식, 논리회로 설계방법 등을 이해한다.3. ... 설계 순서 ▶ 피감수를 A, 감수를 B라 할 때 반감산기의 진리표를 그려라. ▶ 진리표를 반감산기의 논리식을 써서 NAND게이트만 사용할 수 있도록 간단화 시킨다. ▶ NAND게이트를

  리포트 | 7페이지 | 1,000원 | 등록일 2010.06.22 | 수정일 2015.12.26

  다운로드 장바구니
• 

  4자리 2진수 가산기, 감산기 설계결과보고서

  결과 분석이번 설계는 7487과 7483을 이용하여 가감산기를 설계하여 보았고, 8421을 통해 가산기를 설계하여 보았다. ... 명제74H87과 74LS83을 써서 4자리 2진수를 가산과 함께 감산할 수 있는 회로를 설계하고, 8421 가산기를 설계하라.2. ... 결과 보고서(4자리 2진수 가산기, 감산기)과 목하이브리드 설계교 수 님이영훈 교수님조10조이 름박상웅, 허성원학 번20080811, 20080853제 출 일13. 05. 16.목

  리포트 | 8페이지 | 3,000원 | 등록일 2013.07.01

  다운로드 장바구니
• 

  4비트 전가산기 감산기 설계

  토의 ( 계속 ) 2 의 보수를 이용한 감산기는 가산기를 설계하고 난 뒤 , 가산기의 어느 부how} ... 토의 이번 설계 ( 실험 ) 은 지난 설계의 연장선으로 VHDL 을 이용하여 4 bit 전가산기와 2 의 보수를 이용한 감산기를 설계하는 실습이었다 . ... 설계 ( 실험 ) 결과 3. 4 bit 감산기 4 bit 감산기의 Behavioral Module Modeling  코드의 사용은 이론에서 설명4 장 .

  리포트 | 22페이지 | 2,000원 | 등록일 2010.09.09

  다운로드 장바구니
• 

  4비트 가감산기 설계 및 타이밍도 확인

  감산, 가산 선택에따라 감산과 가산이되는지를 타이밍도를 이용하여 확인하시오.(1) 입력값현재시각 : 50nsA : 1011B : 0100M : 1A : 0011B : 1001M :

  리포트 | 3페이지 | 3,000원 | 등록일 2011.05.22

  다운로드 장바구니