"기초실험및설계1" 검색결과 1-20 / 10,671건

• 

  기초실험및설계1 전자과 실험보고서 자료 (INHA)

  이번실험은 op-amp를 이용한 증폭회로를 설계해보았다. ... 실제 실험은 실험기기의 문제로 잘 진행되지 않았기 때문에 인터넷 자료를 참고하여 pspice로 op-amp 실험을 구현해보았다. ... 다음 실험에서는 좀 더 정확하게 빵판에 회로를 구성하고 기기의 문제여부를 미리 점검해 좀더 효율적인 실험이 되도록 하는 것을 지향해야겠다.

  리포트 | 3페이지 | 2,000원 | 등록일 2020.03.13 | 수정일 2020.03.16

  다운로드 장바구니
• 

  기초실험및설계1 예비보고서(RLC 회로)

  실험 장비 및 부품- 실험 장비 : 오실로스코프, 펑션제너레이터, 파워서플라이, 멀티미터, 브레드보드- 실험 부품 : 1/4W 250Ω 저항(3개), 인덕터(3개), 캐패시터(3개) ... 예 비 보 고 서학 과학 년학 번조성 명실험 제목RLC 회로1. ... 도체를 가늘고 길게 하여 도선의 형태가 되면 인덕턴스가 생기는데 전자회로 내에 존재하는 도선 때문에 생기는 원하지 않는 인덕턴스의 제거는 전자회로 설계 시 가장 중요한 관건중의 하나이므로

  리포트 | 3페이지 | 1,000원 | 등록일 2015.05.30

  다운로드 장바구니
• 

  인하대 기초실험및설계1 RLC 예비보고서

  기본 이론회로 실험을 위해서는 계측 및 회로 설계 장비가 필수적이다. ... 실험 목적실험에 사용되는 기본적인 장비의 사용방법과 주의 사항을 습득하고, 이를 바탕으 로 회로를 설계하고 수정할 수 있는 능력을 기른다.2. ... 예 비 보 고 서학 과학 년학 번조성 명전자과212141331오세진실험 제목기본 장비의 사용법과 주의 사항1.

  리포트 | 7페이지 | 2,000원 | 등록일 2016.02.19 | 수정일 2020.10.09

  다운로드 장바구니
• 

  [기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

  1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 ... (네이버 나눔글꼴)1. 실험제목Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증2. ... 실험목적① 1-bit Full Adder와 Half Adder의 심볼 및 동작을 이해하고, 이를 응용하여 4-bit Adder의 설계 방법을 익힌다.② 4-bit Adder를 Verilog

  리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

  다운로드 장바구니
• 

  기초실험및설계1 예비보고서(기본 장비 사용법)

  (출처 : 전기/전자/정보통신 공학도를 위한 기초회로실험. 공병옥, 이승훈 공저. 95page. ... (출처 : 전기/전자/정보통신 공학도를 위한 기초회로실험. 공병옥, 이승훈 공저. 283page. ... (출처 : 전기/전자/정보통신 공학도를 위한 기초회로실험. 공병옥, 이승훈 공저. 40-41page.

  리포트 | 3페이지 | 1,000원 | 등록일 2015.05.30

  다운로드 장바구니
• 

  [기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서

  1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 ... 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. ... 실험제목Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증2.

  리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01

  다운로드 장바구니
• 

  [기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 예비보고서

  1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 ... (네이버 나눔글꼴)1. 실험제목Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. ... 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다.

  리포트 | 6페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

  다운로드 장바구니
• 

  [기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 결과보고서

  1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증자료는 ... (네이버 나눔글꼴)1. 실험제목Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. ... 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다.

  리포트 | 3페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

  다운로드 장바구니
• 

  기초실험 및 설계1 예비보고서(OP AMP를 이용한 기본 증폭)

  실험 목적본 실험은 가장 많이 사용되는 연산 증폭기의 일종인 OP-AMP를 이용하여 기본적인 증폭 회로를 구성하고 그 동작을 익힌다.※ 실험 장비 및 부품- 실험 장비 : 오실로스코프 ... (1대), 펑션제너레이터(1대), 파워서플라이(1대), 멀티미터(1대), 브레드보드(1대)- 실험 부품 : LM358(모델명)2. ... 즉 반전 입력의 전위는 거의 0 이 되는데, 따라서 반전 입력의 S 점을 virtual ground라고 한다.- Op Amp 기호 : 핀 번호 및 전원 핀은 원칙적으로 기입한다.

  리포트 | 3페이지 | 1,000원 | 등록일 2015.05.30

  다운로드 장바구니
• 

  기초실험및설계1 예비보고서(OP AMP를 이용한 복합 증폭)

  실험 목적본 실험에서는 보다 다양한 기능의 OP-AMP 증폭에 대해 공부한다.※ 실험 장비 및 부품- 실험 장비 : 오실로스코프(1대), 펑션제너레이터(1대), 파워서플라이(1대), ... 멀티미터(1대), 브레드보드(1대)- 실험 부품 : LM358(모델명)2. ... 실험 내용①가산 증폭 회로다음 회로를 구성하고 INPUT 그리고 OUTPUT의 전압파형을 저장하고 각각의 진폭을 기록하고 spice 시뮬레이션한 것과 비교해 본다.

  리포트 | 3페이지 | 1,000원 | 등록일 2015.05.30

  다운로드 장바구니
• 

  기초실험 및 설계(인하대전자) 능동필터회로1 예비보고서

  이와 같은 여파기는 이상적으로 전송의 크기가 1인 주파수 대역(여파기의 통과 대역이라고도 한다.)과 전송의 크기가 0인 주파수 대역(여파기의 저지 대역이라고도 한다.)

  리포트 | 1페이지 | 1,000원 | 등록일 2015.11.27

  다운로드 장바구니
• 

  [컴퓨터공학기초설계및실험1 예비레포트] 비동기 계수회로

  컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:비동기 계수회로 (예비)예비보고서제목 및 목적제목비동기 계수회로(Asynchronous Counter)목적비동기 계수회로의 원리를 ... 클럭펄스가 들어오기 전에 모든 플립플롭들은 1로 preset(PR)하고, 1개 클럭 펄스가 들어올 때 마다 출력이 하나씩 감소한다.up down counterup counter와 down ... 일반적으로 n개의 플립플롭으로는 2n가지의 출력을 낼 수 있으며 10진수로 최고 수는 2n-1이다.비동기 계수회로는 직렬 계수회로(serial counter)라고도 불리며, 그 이름대로

  리포트 | 3페이지 | 1,000원 | 등록일 2015.03.16

  다운로드 장바구니
• 

  기초실험및설계1 예비보고서(트랜지스터의 스위칭 특성과 전류 증폭기)

  본 실험에서는 트랜지스터의 종류 및 사용법에 대해 알아보고 이를 이용한 응용 회로 실험을 진행한다.※ 실험 장비 및 부품- 실험 장비 : 오실로스코프(1대), 펑션 제너레이터(1대) ... , 파워서플라이(1대), 멀티미터(1대), 브레드보드(1대)- 실험 부품 : NPN(2N3904), PNP(2N3906), LED, 저항(종류별로 다수)2. ... 예 비 보 고 서학 과학 년학 번조성 명실험 제목트랜지스터의 스위칭 특성과 전류 증폭기1. 실험 목적트랜지스터는 과거의 진공관의 역할을 하는 매우 중요한 소자이다.

  리포트 | 3페이지 | 1,000원 | 등록일 2015.05.30

  다운로드 장바구니
• 

  [기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

  1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2 ... )자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. ... 실험제목Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)2.

  리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

  다운로드 장바구니
• 

  [기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 예비보고서

  1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2 ... , XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. ... 실험제목Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)2.

  리포트 | 7페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

  다운로드 장바구니
• 

  [컴퓨터공학기초설계및실험1 예비레포트] 보수를 이용한 감산과 병렬 가감산기

  컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:보수를 이용한 감산과 병렬 가감산기 (예비)실험일자:제출일자:예비보고서제목 및 목적제목보수를 이용한 감산과 병렬 가감산기(2진 가감산기 ... 이를 이용한 2진 병렬 가감산기와 BCD 병렬 가산기의 회로를 설계하여 실험한다. ... 실험한 회로의 동작이 올바른지 확인하는 데 목적을 둔다.원리(배경지식)컴퓨터 시스템의 논리회로 기능을 살펴보면 대수적인 뺄셈이 불가능하므로 보수를 이용한 덧셈 방법에 의하여 뺼셈을

  리포트 | 3페이지 | 1,000원 | 등록일 2015.03.16

  다운로드 장바구니
• 

  기초실험및설계1 예비보고서(다이오드를 이용한 정류 회로와 과전압 보호 회로)

  본 실험에서는 다이오드의 기본 성질을 이해하고, 다이오드를 이용한 여러 가지 회로를 구현해 본다.※ 실험 장비 및 부품- 실험 장비 : 오실로스코프(1대), 펑션 제너레이터(1대), ... 파워서플라이(1대), 멀티미터(1대), 브레드보드(1대)- 실험 부품 : 다이오드(IN4001 4개), 저항(1kΩ 1개, 100Ω)2. ... docId=664872&cid=50313&categoryId=50313)● 다이오드의 종류 및 특징①범용 다이오드(PIN 다이오드) [D] : 정류, 스위칭, 검파용②제너 다이오드

  리포트 | 3페이지 | 1,000원 | 등록일 2015.05.30

  다운로드 장바구니
• 

  [컴퓨터공학기초설계및실험1 예비레포트] 복호기와 부호기 / 멀티플렉서와 디멀티플렉서

  컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:복호기와 부호기(예비)멀티플렉서와 디멀티플렉서(예비)예비보고서제목 및 목적제목복호기와 부호기(decoder and encoder)목적복호기와 ... 목적제목멀티플렉서와 디멀티플렉서(multiplexer and demultiplexer)목적멀티플렉서와 디멀티플렉서의 구조와 동작원리 및 특성을 이해하고, 이론과 실험값이 일치하는지 ... 실험을 통하여 이들 회로에 대한 응용력을 배양한다.원리(배경지식)멀티플렉서와 디멀티플렉서의 관계를 나타낸 그림멀티플렉서(multiplexer : MUX)A1Y1D00D1멀티플렉서는

  리포트 | 7페이지 | 1,500원 | 등록일 2015.04.12

  다운로드 장바구니
• 

  [컴퓨터공학기초설계및실험1 예비레포트] RS 및 D 래치(Latch) / JK,T 및 D 플립플롭(Filp Flop)

  컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:RS 및 D 래치(Latch) (예비)JK, T 및 D 플립플롭(Filp Flop) (예비)예비보고서제목 및 목적제목RS 및 D 래치 ... “0”이 되는 동안 출력이 변하지 않는다는 것은 데이터를 저장하는 의미가 있다.참고문헌이재수/공학도를 위한 알기쉬운 디지털공학/한올출판사/2001.02.25이원석,정길수/논리회로실험 ... JK, T 및 D 플립플롭의 원리 및 동작특성을 이해한다.

  리포트 | 7페이지 | 1,500원 | 등록일 2015.04.12

  다운로드 장바구니
• 

  [컴퓨터공학기초설계및실험1 예비레포트] 반가산기.전가산기.반감산기.전감산기

  컴퓨터 공학 기초 설계 및 실험1예비보고서실험제목:반가산기 · 반감산기 (예비)전가산기 · 전감산기 (예비)예비보고서제목 및 목적제목반가산기(Half Adder)와 반감산기(Half ... cid=209&docId=824606&mobile&categoryId=209이원석,정길수/논리회로실험/생능출판사/2010.3.5예비보고서제목 및 목적제목전가산기(Full Adder) ... subtracter)목적반가산기 및 반감산기의 기본 원리와 동작 특성을 이해한다.

  리포트 | 6페이지 | 1,000원 | 등록일 2015.03.16

  다운로드 장바구니