"설계실험2" 검색결과 1-20 / 45,261건

• 

  안강망어법의 개량과 어장의 원해로의 확대를 위한 연구 - 2 . 새로 설계된 어구의 모형실험 -

  한국수산해양기술학회(구 한국어업기술학회) 이병기, 김진건, 이주희

  논문 | 6페이지 | 4,000원 | 등록일 2023.04.05

  다운로드 장바구니
• 

  논리회로설계실험 2주차 XNOR gate 설계

  간단한 XNOR gate 하나를 설계하는 실습이었지만 프로그램 사용법을 익히고 논리회로설계실험에 이용될 기본 gate를 직접 구현해보았다는 점에서 의의가 있다. ... 1) Objective of the Experiment(실험 목적)이번 실험의 목적은 Truth table과 Boolean expression으로 나타내고 Verilog 코드를 구현하는 ... AA’와 A’B’를 구현하기 위한 AND gate 2개, A’, B’를 구현하기 위한 NOT gate가 2개, 마지막으로 AB + A’B’를 구현하기 위한 OR gate가 1개 필요하다

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  VLSI설계및실험Practice2

  리포트 | 2페이지 | 1,000원 | 등록일 2020.07.29 | 수정일 2021.10.27

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - Encoder, Decoder 실험 2

  디지털회로실험및설계 결과 보고서 #8( Encoder, Decoder 실험 )과 목담당교수제 출 일학 번이 름1. 회로도2. ... 여기서 제일 높은 우선 순위인 4의 전압 레벨이 1이므로 4로 뜨는 것이다.실험 (2) 1. 74LS138의 입력에 따른 출력값을 확인하시오.2. ... 실험결과 및 이론분석실험 (1) 1.회로의 초기값에 대하여 알아보고 그 이유를 설명하시오.2. 74LS148의 입력에 따라 FND의 출력을 확인하고, 그 이유에 대하여 설명하시오.※

  리포트 | 7페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  전자회로실험 설계2 결과보고서

  하지만 gain이 2 이상이라는 설계조건에 맞으므로 성공이다.실험32.설계 이론 및 설계된 회로 설명실험2와 똑같이 Gate로 입력이 들어가고 drain에서 출력을 측정한다. ... 그러나 일정 전압을 넘어가면 왜곡이 발생하는 현상은 동일하고, gain이 2 이상으로 설계조건을 만족시켰기에 성공적인 실험이다.6.설계 고찰 및 결론실험 1에서는 NMOS 소자의 특성에 ... 1.실험목적CMOS의 특징을 확인한다. gain이 2 이상이 되는 회로를 설계하기 위해 회로의 여러 parameter 값을 설정하고, 실제 실험에서 그 결과가 나오는지 확인해 이론을

  리포트 | 8페이지 | 2,000원 | 등록일 2023.06.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2 실험1 예비레포트

  실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함하여 실험 및 설계 능력을 함양한다.⚫ OR 게이트 논리 회로 실험⚫ XOR 게이트 논리 회로 실험⚫ 반가산기 ... 회로 실험⚫ 전가산기 회로 실험나. ... 실험 소개가.

  리포트 | 13페이지 | 1,500원 | 등록일 2020.11.24

  다운로드 장바구니
• 

  사회복지조사론_실험설계와 유사실험설계를 구분 짓는 가장 큰 차이점 3가지와 그 이유에 대해 기술하시오. 1. 실험설계와 유사실험설계의 개념적 정의 포함 2. 사회조사방법으로 실험설계의 한계 대안적 설계유형으로서의 유사실험설계의 필요성 3. 실험설계와 유사실험설계의 차이

  과 목 명 : 사회복지조사론주 제 : 실험설계와 유사실험설계를 구분짓는 가장 큰 차이점 3가지와 그 이유에 대해 기술하시오 1. 실험설계와 유사실험설계의 개념적 정의 포함 2. ... 사회조사방법으로 실험설계의 한계 : 대안적 설계유형으로서의 유사실험설계의 필요성 3. ... 이는 고전적인 실험설계를 통제집단 사후검사설계와 결합을 한 것이다. 실험설계는 사전검사.

  리포트 | 3페이지 | 3,000원 | 등록일 2022.04.23

  다운로드 장바구니
• 

  논리회로실험 프로젝트 2, stop watch 설계

  논리회로설계실험 프로젝트 #2Stop watch 설계1. ... 일시정지가 가능한 Stop Watch를 설계한다. ... 설계 목표BCD, 7 segment, 카운터, Debouncing 등에 대해 조사해보고, 지금까지 학습해왔던 논리회로 설계기술을 이용하여, 분 : 초 : 1/100초를 나타내고 리셋기능과

  리포트 | 14페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  전기회로설계실습 실험2 예비보고서

  설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계1. ... 설계실습 계획서(이론 1,2,3 장 참조)3.1 (a) 건전지의 내부저항이 어느 정도일 것 같은가?건전지의 내부저항은 0.05Ω 정도로 매우 작은 저항을 갖고 있을 것이다. ... 1의 (+)단자보다 5V 높게 되는 회로에 이 전압을 측정하기 위해 DMM을 추가한 회로를 설계하여 제출하라.기준점Output 1Output 2++--Output 1 : 5VOutput

  리포트 | 3페이지 | 1,000원 | 등록일 2020.09.07 | 수정일 2020.09.15

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - ADC(Analog to Digital Converter) 실험 2

  디지털회로실험및설계 결과 보고서 #7( ADC(Analog-to-Digital Converter) 실험 )과 목담당교수제 출 일학 번이 름1. 회로도2. ... 실험결과 및 이론분석1) (1) R2=R3=100K (2) R2=100K, R3=200K 일 때 각각 Input 전압값을 기록하고, ADC0890의 출력값을 참고하여 2진수, 10진수 ... 실험 결과 사진 (LED가 켜질 때 = 0, LED가 꺼졌을 때 = 1)(1) 5V, R2 = 100K, R3 = 100K(2) 5V, R2 = 100K, R3 = 200K(3) 3V

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  전기회로설계실습 실험2 결과보고서

  설계실습 2. ... DC Power Supply의 각 단자 사이의 출력 전압을 측정하는 방법을 설계하여 DC Power Supply의 작동원리와 개념에 대해 이해할 수 있었다.실험실 내부 콘센트의 각 ... 실험을 통해 간과하기 쉬운 내부저항의 존재를 알게 되고 그 값을 측정함으로써 건전지의 수명이 다하는 이유에 대해서 알아볼 수 있었다. 6V 건전지의 내부저항을 측정하는 방법을 설계하여

  리포트 | 5페이지 | 1,000원 | 등록일 2020.09.07 | 수정일 2020.09.24

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - Multiplexer, DeMultiplexer 실험, JK Flip Flop 순차회로 실험 2

  디지털회로실험및설계 결과 보고서 #4( Multiplexer, DeMultiplexer 실험 / JK F.F을 이용한 순차회로 실험 )과 목담당교수제 출 일학 번이 름? ... 결과분석- 회로의 모든 플립플롭에 클록 펄스를 동시에 인가하는 동기 카운터로 설계한 회로이다.- 클록에 NOT 게이트가 있으므로 상향 카운터라고 볼 수 있고, 그러므로 각각 2분주, ... 실제 실험 결과※ S0 = 2분주 ※ S1 = 4분주※ S2 = 8분주 ※ S1 = 16분주?

  리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  기초실험및설계2 전자과 실험보고서 자료 (INHA)

  결과 고찰OP-AMP의 특성을 이용하여 이번 실험의 경우 반전 증폭기의 특성상 폐루프 이득이 –Rf/Ri 가되어 –Rf/Ri=-2 –2배가 될것이라고 예측하였다. ... 실제 실험 결과 측정치가 이론치의 값에서 크게 벗어나지 않았다. ... 입력전압이 8V를 넘어서기 전까지는 출력전압이 입력전압의 –2배 정도에 해당하는 값을 가졌다 그러나 입력전압이 8V를 넘어서기 시작하면서부터 출력전압이 예측치인 –2배 값이 아니라

  리포트 | 3페이지 | 2,000원 | 등록일 2020.03.13 | 수정일 2020.03.16

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (10) Final Project

  Final Project : Digital Watchpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자목 차Ⅰ. ... 실험 목적본 보고서에서는 베릴로그 HDL과 FPGA를 사용하여 디지털 시계를 설계한다. ... 실험 목적 (02)2. 실험 이론 (02)2.1. HDL (02)2.2. Xilinx (02)2.3. Counter (02)2.4.

  리포트 | 110페이지 | 10,000원 | 등록일 2019.10.13 | 수정일 2021.04.29

  다운로드 장바구니
• 

  전자회로실험2_14장 JFET바이어스 회로설계

  JFET 바이어스 회로설계조: 4조 이름: 학번:실험에 관련된 이론고정 바이어스 회로고정 바이어스 회로에서는 Vgs가 독립된 직류 전원에 의해 결정된다. ... 퍼센트 오차가 10% 이상일 경우 새로운 설계를 고려하고, 다른조의 소자를 빌려 실험하라.( 실험에서 측정 )참고문헌[1] HYPERLINK "https://blog.naver.com ... 바이어스 회로 설계이 절에서는 그림 14-2의 자기 바이어스 회로에 필요한 RD와 RS값을 결정한다.

  리포트 | 10페이지 | 4,000원 | 등록일 2023.11.30

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - NE555 Timer 발진회로 응용 실험 2

  디지털회로실험및설계 결과 보고서 #9( NE555 Timer 발진회로 실험 )과 목담당교수제 출 일학 번이 름1. 회로도2. ... 실험결과 및 이론분석실험 (1) NE555 Timer 발진회로의 이해1) R1 = 10kΩ , R2 = 10kΩ 일때 출력주파수, 듀티비를 측정하시오.? ... over {ln(2)` TIMES `(R _{1} `+`2R _{2} )` TIMES `C}?

  리포트 | 4페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  전자회로실험2_19장_공통 이미터 증폭기 설계

  전자회로실험 교재예비보고서 전자회로실험2 실험일: 2022년 10 월 19 일 ... 부품 선정실험에서 설계해야 하는 공통 이미터 회로가 그림 19-1에 나와 있다. ... ZO값을 확인하라.공통 이미터 회로 구성 및 테스트순서 1의 설계와 순서 2의 해석에서 구한 커패시터, 저항, 트랜지스터를 이용해 순서 1의 공통 이미터 증폭기 회로를 구성하라.b.

  리포트 | 8페이지 | 4,000원 | 등록일 2023.11.30

  다운로드 장바구니
• 

  아주대 전자회로실험 설계2 결과보고서 CMOS 증폭단 설계

  실험 결과 및 분석1) MOSFET 특성 측정- 설계 검증 내용VDS = 0.5[V]로 고정, VGS를 변화시켜가며 IDS 측정 VGS-IDS plotVGS = 1[V], 2[V]로 ... 실험2의 두 번째 실험은 전압이득을 맞춘 상태에서 Vin을 늘려 파형이 왜곡되는 지점을 찾는 것이었다. ... 즉, λ = 0.0422이다.2) CS amplifier 특성 측정- 설계 검증 내용Vin = 0.1Vpp, 1kHz, sine – waveAv = 2이상이 되도록 바이어스 전압,

  리포트 | 20페이지 | 1,500원 | 등록일 2020.11.30

  다운로드 장바구니
• 

  안양대 실험설계와 분석 2장 sas (성내경)

  유의수준 0.05에서 검증하라.기존비료: 48.2 54.6 58.3 47.8 51.4 52.0 55.2 49.1 49.9 52.6새로운 비료: 52.3 57.4 55.6 53.2 61.3 ... 자료는 다음과 같다.25.8 24.6 26.1 22.9 25.1 27.3 24.0 24.5 23.9 26.2 24.3 24.6 23.3 25.5 28.1 24.8 23.5 26.3

  시험자료 | 2페이지 | 1,500원 | 등록일 2020.07.16 | 수정일 2020.08.26

  다운로드 장바구니
• 

  전자회로실험 결과보고서 설계2 10점

  설계2. ... CMOS 증폭단 설계1. ... 소스 증폭단 특성 측정(1) bias 전압 전류 저항V _{DS}V _{GS}I _{DS}2.5695V2.1651V246muAsimulatino-실험값 오차율V _{DS}V _{GS

  리포트 | 11페이지 | 1,000원 | 등록일 2020.06.09

  다운로드 장바구니