"실험11 가산기와 크기비교기" 검색결과 1-20 / 221건

• 

  디지털로직실험 11장 가산기와 크기 비교기

  실험11가산기와 크기비교기● 실험 목표□ 4비트 2진/Excess-3 코드 변환기의 설계, 구현 및 테스트.□ 오버플로우(overflow) 검출이 가능한 부호 있는 가산기의 설계.● ... 사용 부품7483A 4비트 2진 가산기7485 4비트 크기 비교기7404 6조 인버터LED 5개4조 DIP 스위치 1개저항: 330Ω 5개, 1.0㏀ 8개● 실험 순서1. ... A >B 출력B₄B₃B₂B₁비고00000입력이 10보다 작음. 0000 더하기10110입력이 9보다 큼. 0110 더하기표 11-22진수를 Excess-3 코드로 변환가산기 입력비교기

  리포트 | 8페이지 | 4,500원 | 등록일 2013.06.22 | 수정일 2021.02.02

  다운로드 장바구니
• 

  디지털로직실험/최신 디지털 공학 실험 11 가산기와 크기비교기

  실험 11가산기와 크기 비교기실험 목표4비트 2진/Excess-3 코드 변환기의 설계, 구현 및 테스트.오버플로우(overflow) 검출이 가능한 부호 있는 가산기의 설계.사용 부품7483A ... 및 테스트를 하는 실험이었다. 7485 4비트 크기 비교기에서 입력 A와 입력 B의 크기를 비교해 A > B출력과 A = B출력, A < B출력을 나타낼 수 있고 가산기는 거기에 ... 4비트 비교기(8), A < 아래에 있는 7485 4비트 크기 비교기(12)가 되어서 입력이 8이하이거나 12이상이면 LED가 켜지게 된다.고찰이번 실험은 7483A 4비트 2진 가산기와

  리포트 | 18페이지 | 1,000원 | 등록일 2014.06.29

  다운로드 장바구니
• 

  디지털공학실험 11장 가산기 및 크기 비교기 (결과)

  비교기를 이용해서 A>B가 크다라는 것을 판단하게 되어 그쪽에 HIGH가 출력되는 것을 이용 해서 가산기 B입력에와에 HIGH를 입력하게 된다. ... 이번 실험을 통해 새롭게 알게 된 점은 가산기와 비교기의 결합으로 2진/BCD 변환기, BCD/2진 변환기, 2진/Excess-3 변환기 등등 여러 가지를 만들 수 있으며, 굳이 가산기와 ... 비교기의 결합만이 아니고 가산기끼리의 결합이나 비교기끼리의 결합만으로도 무궁무진한 회로를 만들 수 있다는 것이 무척이나 흥미로운 사실이었다.

  리포트 | 7페이지 | 2,500원 | 등록일 2010.04.06

  다운로드 장바구니
• 

  디지털공학실험 11장 가산기 및 크기 비교기 (예비)

  11가산기 및 크기 비교기■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 4비트 2진/Excess-3 코드 변환기의 설계, 회로 구성 및 시험● 오버플로우 감지 기능을 ... DIP 스위치 1개저항 : 330Ω 4개, 1.0KΩ 8개■ 관련이론이번 실험에서는 두 개의 중요한 MSI 회로인 4비트 가산기(adder)와 4비트 크기 비교기(magnitude ... 갖춘 부호 수 가산기의 설계■ 사용 부품7483A 4비트 2진 가산기7485 4비트 크기 비교기7404 hex 인버터7410 triple 3-입력 NAND 게이트LED 5개4비트

  리포트 | 13페이지 | 2,500원 | 등록일 2010.04.06

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 4주차

  gate를 연결하는 방법, behavioral 방법으로 설계 가능했다. a-b가 0보다 큰지 안 큰지를 통해 비교 판별이 가능하다는 점도 확인하였다.결론이번 실험은 Verilog HDL ... 이번 실험을 통해 ISE Design Suite의 사용법과 Verilog 문법을 더 익힐 수 있었고 가산기와 감산기를 비교해 보는 계기가 되었다. ... 이를 통해 bo는 음수일 때만 1로 출력되고 나머지는 0임을 알 수 있다. 1비트 비교기는 두 입력 a, b의 값이 같으면 eq가 1, a가 b보다 크면 agb가 1, a가 b보다

  리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  [A+] op-amp 실험 레포트

  연결하면 가산기가 된다. ... 과정 (1)과 (2)를 반복한다.4.4 OP-amp 활용 (1)：비교기(여기서부터는 한 가지 opamp로만 실험함)그림 2.15의 회로를 결선하고 함수발생기를 이용하여 회로에 표시된 ... 이처럼 비교기와 유사와 같다.3.

  리포트 | 21페이지 | 3,000원 | 등록일 2023.11.08 | 수정일 2023.11.15

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (4) Arithmetic Logic and Comparator

  서론11. 실험 목적본 레포트에서는 베릴로그 HDL을 사용하여 조합 논리를 설계 및 실험한다. ... [사진 3] 4비트 RCA 회로도2.2. 4-bit Comparator크기 비교기는 입력되는 두 수 A, B의 크기를 비교하여 어느 수가 큰지(또는 같은지)를 출력으로 나타내주는 조합 ... 이진수의 경우도 마찬가지 요령으로 두 수의 크기를 비교할 수 있다.두 이진수 A = A3A2A1A0와 B = B3B2B1B0의 크기를 비교할 때 이 두 수는 양수라고 가정한다.

  리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  기초회로실험 OPAMP 실험 결과보고서

  20.010[그림 9-10] 가산 증폭기 1k 결과 [그림 9-11] 가산 증폭기 1.5k 결과[그림 9-12] 가산 증폭기 2k 결과4) 감산기[그림 9-13] 감산 증폭기i) 핀 ... .3) 가산기연산 증폭기를 가산기로 활용하는 실험 역시 온라인으로 진행되었다. ... 마지막으로 본 실험을 진행하는 데 큰 도움을 주신 김중규 교수님과 모든 조교님께 감사의 말을 올립니다.5.

  리포트 | 10페이지 | 1,500원 | 등록일 2023.02.08

  다운로드 장바구니
• 

  op amp를 이용한 여러가지 회로 실험 결과 보고서(op amp2)

  실험 목적Difference amplifier(비교기), inverting summing amplifier(반전 가산 증폭기), 미분기, 적분기를 구성하고 입력전압과 출력전압을 비교함으로써 ... 실험 방법실험 1. Difference amplifier(비교기)0. ... 고정된V_2 입력값을 바꾸고, 실험 과정 2를 반복한다.실험 2. Inverting summing amplifier(반전 가산 증폭기)0.

  리포트 | 18페이지 | 2,500원 | 등록일 2024.02.01

  다운로드 장바구니
• 

  시립대 전자전기컴퓨터설계실험1 7주차 예비리포트

  이론가) 실험목적OP amp의 종류와 특성을 알고 증폭기, 미분기, 적분기, 전압팔로워, 반전가산기를 PSpice로 구현해보고 이론 값과 비교한다.나) 실험이론1) 이론적 배경연산증폭기 ... ) 실험목적나) 실험이론1) 이론적 배경2) 반전 증폭기3) 비반전 증폭기4) 미분기5) 적분기6) 전압팔로워(voltage follower)7) 반전가산기(Adder)실험 장비 및 ... ’(6) 반전가산기[6-1] 인 경우의, 반전가산기의 출력전압을 구하라.Vout=-8.997(V)[6-2] 계산결과와 PSpice를 통한 simulation결과와 비교한다.입력전압

  리포트 | 15페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  [제어공학실험] 가산기회로

  【실험회로】3.2 반전 가산기회로( V1 > V2 일 경우 )3.3 반전 가산기회로( V12은 +, V2는 ?이고 크기가 같을 경우 )4. ... 또한 Pspice 시뮬레이션으로 결과를 비교하라, 주파수를 1[Hz]에서 10[kHz]까지 변화하여 결과를 검토하시오.[5.10] 실험회로 3.3을 구성하시오.[5.11] 함수발생기의 ... 【실험순서 및 결과】…(5~10p)1. 【실험목적】연산증폭기를 이용한 2입력 가산기 회로의 동작을 이해한다.2.

  리포트 | 9페이지 | 1,500원 | 등록일 2020.04.06

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-01 결과리포트 (2020 최신)

  실험에서 반가산기의 원리는 XOR gate와 AND gate의 특성을 통해 구현하고 전가산기의 원리는 XOR, AND와 OR gate 세 개를 통해 구현할 수 있었다. ... 실험목적디지털 설계의 장점과 TTL gate의 특성을 이해하고 OR gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. ... 즉, 1,2입력 - 3출력 / 4,5입력 - 6출력 / 7 GND / 13,12입력 - 11출력 / 10,9입력 - 8출력 / 14 Vcc 인 것이다.이번 실험에서는 입력부에 스위치를

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  서강대학교 전자회로실험 - 실험 4. OP 앰프 기본 원리 및 앰프 응용 회로 결과 보고서

  따라서 가산기가 올바르게 동작하기 위해서는 출력 전압이 포화되지 않도록 입력전압의 크기를 조절해야 한다. ... (예비) 이 때 출력하세요.Op-Amp의 출력 전압이 전원 공급 전압인 +15V, -15V에서 포화되므로 이론상 가산기의 출력의 크기가 15V를 초과하지 않도록 해야 한다.실험 회로를 ... [실험 3] OP 앰프 가산기교재에 있는 그림 16-9 의 회로에 대해 실험한다.

  리포트 | 19페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  예비보고서(7 가산기)

  (b) 진리표A BD BR0 00 11 01 10 01 11 00 0그림 5 반감산기(6) 병렬 감산기와 직렬 감산기병렬 감산기와 직렬 감산기는 각각 병렬 가산기와 직렬 가산기와 비교할 ... 실험제목 :가산기- 예비보고서1. 목적이진 덧셈, 뺄셈 및 곱셈계산의 원리를 이해하고, 이를 구현하는 가산기, 감산기 및 승산기의 동작을 확인한다.2. ... 실험에서는 가산기에 대해서 알아본다.가산기(adder)는 컴퓨터뿐 아니라 수치 데이터를 처리하는 여러 가지의 디지털 시스템에서 중요한 역할을 한다.

  리포트 | 9페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 4주차 Lab04 결과 레포트 Combinational Logic 1, 전자전기컴퓨터설계실험2,

  실험결과 두 입력모두 1을 넣었을 때 LED2에서 전원이 들어옴을 확인할 수 있었다.(2) One bit 전가산기1) 1비트 반가산기의 module instantiationmodule ... 실험 결과(1) One bit 반가산기1) if 문을 사용하는 Behavioral Level modelingBehavioral Level modeling 이용한Half_adderHalf_adder ... 뺄셈을 생각했던 이유는 우리가 구현하고자 하는 비교기가 결국 A=B, A>B, A0 혹은 A-B

  리포트 | 18페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  전자회로실험 반전증폭기와 비반전증폭기의 차이

  오실로스코프의 값을 보아도 전압의 위상이 같다.(3)그림 2.21 처럼 가산기를 결선한다.Vin2 에 2개이상의 입력신호를 병렬로 연결하면 가산기가 된다.저항값을 조정하여 해당 입력 ... 계산을 통하면 Vout 은 반전증폭기와 달리 -값을 가지지 않는다.비반전증폭기의 이득은 (R1+R2)/R1 임으로 여기에선 11이다. ... (1)그림 2.15 회로 결선하고 함수발생기를 이용하여 사인파를 입력한뒤 오실로스코프를 통해 출력전압을 관찰한다.비교기란 Vin2에 기준전압을 설정하고 Vin1에 비교하고자하는 신호를

  리포트 | 10페이지 | 1,500원 | 등록일 2020.03.27

  다운로드 장바구니
• 

  전자회로계측 Op-Amp

  [그림 11]에서 가산기의 파형이 부록 [그림 8]과 [그림 A-2]의 반전 증폭기 파형과 매우 유사함을 알 수 있다. ... 하지만 본 실험 결과는 이와 일치하지 않고 꽤 큰 오차를 보인다. ... 가산기 및 비교기[표 2] 가산기 AC TableV _{i`n}(Vpp)(V)V _{i`n}실제값(V)V _{out}(Vpp)(V)V _{out}이론값(V)상대오차(%)V _{out

  리포트 | 10페이지 | 1,000원 | 등록일 2020.06.01

  다운로드 장바구니
• 

  전자회로실험 OP AMP 반전 증폭기

  ·v _{O}의 측정 파형을 위상과 크기를 고려하여 기록한다.5. 실험 결과20-1. ... OP Amp 반전 가산증폭기 해석하기R _{1,2} =10kΩR _{1,2} =20kΩ입력전압의 첨두-첨두값[V](시뮬레이션 결과)Vs11Vs22입력전압 Vs1와 출력전압 Vs2의 ... 전압이득 비교?

  리포트 | 9페이지 | 1,000원 | 등록일 2021.06.16

  다운로드 장바구니
• 

  (2021 최신) 회로실험 레포트 OP Amp의 기초 회로

  반전 증폭기, 비 반전 증폭기, 가산 증폭기, 차동 증폭기가 어떤 기능을 수행하는지 출력파형을 통해 직접 눈으로 확인할 수 있는 기회였다.Chapter 4. ... /776919/submissions/3105" 시뮬레이션 : OP Amp의 기초 회로실험 일자2021 년 11 월 17 일제출자 이름제출자 학번팀원 이름Chapter 1. ... V-1.29 V(2) Summing amp 연결 이후1.40 V-1.48 V실험 단계 (6)실험 단계 번호전압 최대치전압 최소치정현파 크기정현파 offset(4)-0.200 V-2.40

  리포트 | 11페이지 | 1,500원 | 등록일 2021.12.08 | 수정일 2021.12.16

  다운로드 장바구니
• 

  서울시립대학교 전전설2 1주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  LED 데이터 시트(5) 반가산기AND와 XOR을 활용해 1비트 가산이 가능한 형태이다.하지만, 이 반가산기 모델은 올림(전가산기의 Cin 부분)의 연산이 불가능해서 대수의 연산이 ... 비교한다.나. ... 불가능하다. 1-bit half adder HYPERLINK \l "주석6"[6](6) 전가산기반가산기의 형태에서 입력이 한 개 더 추가된 형태이다.이 모델은 간단하게 3개의 입력의

  리포트 | 14페이지 | 무료 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니