"에피턱셜" 검색결과 1-11 / 11건

• 

  학술보고서_ Growth of Si nanowires on a Si(111) by molecular beam epitaxy

  분자선 에피턱셜법을 이용하여 실리콘 나노 선을 결정방향 (111)인 실리콘 기판 위에 성장하였다. ... 성장은 분자선 에피턱셜(molecular beam epitaxy) 장치를 이용하였으며, 주사전자현미경을 이용 하여 나노 선의 특징 및 길이와 지름을 측정하였다.

  리포트 | 4페이지 | 2,000원 | 등록일 2019.11.30 | 수정일 2019.12.06

  다운로드 장바구니
• 

  박막형 Ⅲ-Ⅴ족 태양전지 주요공정 및 실습 리포트

  Metal-Organic Chemical Vapor Deposition)- MOCVD는 실용적으로는 트리메틸 갈륨 등의 유기금속 원료가스를 GaAs 기판상에 흘려GaAlAa와 GaAs의 에피턱셜

  리포트 | 11페이지 | 2,000원 | 등록일 2018.08.06

  다운로드 장바구니
• 

  의학용어

  endoplasmic reticulum 내형질세망 (언도플레즈메크린)ribosome 리보솜(리보솜)cell membrane 세포막(셀 맴브레인)epithelial tissue 상피세포(에피튜셜티슈 ... spinal columnmyelo골수 bone marrowch(e)iro,mano수 handpedis,podo족 footdigito,dactylo수지족 finger,toegnatho턱 ... tissue 신경조직(네벌스티슈)*배와 등의 구분hypochondriac region 갈비아래부위(하이포콘드리악리젼)epigastric region 위부위(에피가스트릭리젼)lumbar

  리포트 | 30페이지 | 2,000원 | 등록일 2017.11.22 | 수정일 2023.01.09

  다운로드 장바구니
• 

  VLSI공정 5장 문제정리

  실리콘 공정에서 사용되는 에피택시의 가장 흔한 형태.에피택셜 성장은 비교적 높은 온도가 필요하다.분자선 에피택시란? ... 이와 같은 물질이 과잉으로 포함되어 있으면 후속 열 공정시에 기체가 밖으로 분출하면서 균열, 박막의 벗겨짐 현상 등이 나타나게 되며, MOS소자에선 문턱전압의 변동이 일어나게 된다.응용분야

  리포트 | 10페이지 | 4,000원 | 등록일 2018.06.05 | 수정일 2020.05.03

  다운로드 장바구니
• 

  PN접합을 이용한 청색 LED

  기판은 드라이-에칭된 기판인데 기판위에 ZnSe 박막을 성장시키기 전에 기판을 MBE[분자선 에피텍시(초고진공 중에서 금속 등의 원료를 가열 증발시켜 뛰어나온 분자와 원자를 기판위에 에피턱셜 ... 효율성이 뛰어난 ZnSe를 만들기 위해서는 좋은 결정과 높은 전도성을 가진 p와 n의 layer가 필요하다.그리고 논문에서 뛰어난 LED를 만들기 위해 헤테로 에피텍는데 호모 에피텍셜은

  리포트 | 11페이지 | 1,500원 | 등록일 2012.12.17

  다운로드 장바구니
• 

  CMOS 집적회로 제작공정

  BJT공정 - (111) 에피택셜 성장속도 빠름 - 주 플랫, 보조플랫 45°? ... (기상·액상·분자빔 에피택시/동종·이종 애피택시) - 예) 실리콘 기판 + 실리콘 에피택셜 = 동종 에피택시? ... 이를 조정하기 위해 게이트 산화막 아래 채널영역에 붕소를 이온주입시켜 문턱전압을 +로 변화?

  리포트 | 7페이지 | 1,000원 | 등록일 2011.04.19

  다운로드 장바구니
• 

  반도체 기술인 샬로우정션(shallow junction)의 기술과 공정 및 문제점 해결방안

  유지되는 효과가 있으며, 따라서 기존의 열처리 공정을 적용할 수 있는 효과가 있다.본 발명의 효과는 정션의 콘택이 형성될 영역에 미리 원하는 정션의 깊이만큼 식각한 후, 선택적 에피택셜 ... 형성함으로써, 정확한 깊이의 정션을 형성할 수 있으며, 콘택 식각 시 발생하는 소스/드레인의 손실을 막을 뿐만 아니라 정션에 균일한 불순물 도핑 농도를 얻을 수 있고, 상기 선택적 에피택셜 ... .■ 단채널효과(short channel effect)트랜지스터에서 채널길이가 짧아지면 짧아질수록 문턱전압이 감소한다. short channel은 절대적인 값이 아니라 상대적인 값이다

  리포트 | 28페이지 | 2,000원 | 등록일 2009.04.26

  다운로드 장바구니
• 

  CMOS Inverter 동작원리 & 제작공정(Twin-well)

  공정자기정렬 Twin-well 공정⇒ MOS 집적회로의 일반적인 제작공정 ⇒ 마이크로프로세서, 메모리, 주문형 반도체 등의 고성능 집적회로에 이용 ⇒ 고성능 집적회로 제작을 위해 에피택셜 ... NMOS : VGS (= 0) Vnt ‣Vout = VDDONOFFCMOS InverterCMOS Inverter 동작원리채널유기 PMOS : VGS Vt NMOS : VGS Vt 문턱전압 ... Inverter123자기정렬 Twin-Well CMOS 공정절연체 위의 실리콘(SOI)CMOS InverterCMOS Inverter 동작원리채널유기 PMOS : VGS Vt NMOS : VGS Vt 문턱전압

  리포트 | 20페이지 | 4,000원 | 등록일 2008.06.03

  다운로드 장바구니
• 

  반도체 레이저 다이오드

  .- 웨이퍼의 휨과 크기: 에피텍셜 성장시 고려해야할 기본적인 품질로 매우 중요하며, 사양 등에도 엄격하게 규정되어 있다.- 첨가물 활성화율: 격자 사이에 들어간 첨가물 원자는, 그 ... 즉, 운반자와 광자를 동시에 레이저 도파로의 중심부에 구속을 시켜서 레이저의 문턱전류를 수십 배정도 줄일 수 있게 되어서, 반도체 레이저 다이오드의 상온 연속 동작이 가능하게 되었다

  리포트 | 6페이지 | 1,500원 | 등록일 2008.10.19

  다운로드 장바구니
• 

  SOI와 TFT 기판제작방법

  다결정 실리콘 층을 재결정화 시키는 공정(Zone-Melting-and-Recrystallization: ZMR)이 주로 사용되었으며, 이 외에도 다공질 실리콘의 산화,실리콘의 측면 에피택셜 ... 아울러, 온도가 증가하여도 누설 전류치와 문턱 전압 에너지에도 견딜 수 있다. ... 또한, 문턱 전압 곡선의 기울기를 급격하게 하여 문턱 전압의 값을 줄이고, 스위칭 동작을향상시키키며, 저전압에서 전류 수송 능력을 증가시킴과 동시에 누설 전류를 줄일수 있다.

  리포트 | 9페이지 | 1,000원 | 등록일 2007.10.09 | 수정일 2018.11.24

  다운로드 장바구니
• 

  [집적회로] 집적회로에 관하여

  따라서 고성 능 집적회로의 제작을 위해서는 최초의 에피택셜 도핑레벨을 일반적으로 아주 낮게 {(∼10^16 Cm^-3 )하여 시작하게 된다. ... 이를 CMOS(Complementary MO S)라 한다. p-형 채널소자는 음의 문턱 전압을 가지고 있고, n-형 채널 트랜지스 터는 양의 문턱전압을 가진다. ... {CMOS 회로를 얻는 소자기 법은 주로 비슷한 문턱전압을 갖는 p-형과 n-형 채널소자를 같은 칩 위에 배열해 주는 데 있다.

  리포트 | 6페이지 | 무료 | 등록일 2002.10.25

  다운로드 장바구니