"연세대 전자회로" 검색결과 1-20 / 186건

• 

  연세대학교 전자회로(1) 중간시험 족보

  시험자료 | 7페이지 | 2,500원 | 등록일 2020.08.25 | 수정일 2022.11.07

  다운로드 장바구니
• 

  연세대학교 전자회로(1) 중간시험2 족보

  시험자료 | 7페이지 | 2,500원 | 등록일 2020.08.25 | 수정일 2020.08.26

  다운로드 장바구니
• 

  연세대학교 전자회로(2) 프로젝트

  < Electrical Circuit2 >Electronic EngineeringProfessor : 채 영 철 교수님Design Summary Sheet(W/L) _{1}100u/2u(W/L) _{2}100u/2u(W/L) _{3}100u/2u(W/L) _{4}39...

  리포트 | 9페이지 | 1,500원 | 등록일 2016.12.06

  다운로드 장바구니
• 

  연세대학교 전자회로 1차 프로젝트

  전자회로 설계실험Class: 화3, 목 1,2정 성 욱 교수님나 태 희 조교님◎Spec 정리 표-problem 11.각 트랜지스터의 W/LM1M2M3M4M5M6W/L74um/0.4um75um ... 수업시간에도 배웠듯이 전자회로에서 흔히 이야기하는 Buffer란 Voltage Gain 없이 Current Gain만 가지고 있는 경우에 사용하는 용어로 Source follower가 ... 여기서 말하는 Buffer의 정의는 서로 다른 두 회로가 있을 때 두 회로 사이를 전기적 문제가 생기지 않도록 결합해주는 역할을 하는 것이다.

  리포트 | 10페이지 | 2,000원 | 등록일 2016.12.06

  다운로드 장바구니
• 

  전자회로 project(연세대)

  compare to #1 problem- In the same situation ( we set ), we can find out the difference problem #1 and problem #2.first, current source has infinite i..

  리포트 | 8페이지 | 2,000원 | 등록일 2016.12.16

  다운로드 장바구니
• 

  연세대학교 전기전자 기초회로이론 2차프로젝트

  기초회로 이론Computer Project #21. ... 이는 frequency 대입시에 f= {w} over {2 PI }를 대입할시에 60으로 근사시켰기에 나왔을 거라 추정된다.

  리포트 | 7페이지 | 2,000원 | 등록일 2016.12.06

  다운로드 장바구니
• 

  연세대학교 전자회로 설계 프로젝트

  Output Swing 범위가까지로 제한된다.라고 할 때, Output Swing을 최대로 하기 위해 Bias에서의 Output Voltage는가 되도록 하였다.Problem 3피드백은 전자회로에 ... 있어서 매우 다양하게 응용되어 보다 성능이 향상된 회로를 구현하는 데 사용된다. ... -을 증가시키기 위해 NFB를 활용하여 Source에 저항을 추가시킬 수 있으며,가 된다.- 주어진 회로도를 시뮬레이션 한 결과의 결과를 얻었다.

  리포트 | 13페이지 | 2,500원 | 등록일 2010.06.27

  다운로드 장바구니
• 

  2011년 연세대학교 전자회로1 프로젝트 김태욱 교수님 BJT 설계

  처음 회로 설계시 Common emitter한개로 설계를 하였는데, 목표로 하는 전력소비 최소를 맞출 수가 없었다. ... 실제로 회로설계에서 power consumption이 굉장히 큰 비중을 차지한다고 생각하기 때문이다. ... 회로를 설계하면서, 주어진 조건들을 최적의 상태(Optimized Condition)로 만든다는 것이 상당히 어렵다는 것을 느끼게 되었다.

  리포트 | 10페이지 | 3,000원 | 등록일 2011.11.18

  다운로드 장바구니
• 

  [전자회로]전자회로 앰프설계 연세대학교 프로젝트

  전자회로 Term Project - #2전자회로 Term Project - #2#2. ... 이것에 대해서는 우선 회로를 시뮬레이션 한 후에, 4장에서 매우 심도 있게 살펴 볼 것이다.< Voltage Swing Issue in Large-Signal >위의 흐린(밑에 쪽에 ... 위에서 Dominant 한 Cb = 10nF에 대해서 900Hz에 상당하는 결과가 나왔고, pole값은 Cap용량에 반비례 하므로, 10nF보다 더 높은 용량 값을 넣어주면을 우리가

  리포트 | 26페이지 | 2,500원 | 등록일 2006.01.21

  다운로드 장바구니
• 

  연세대학교 2011년 전자회로 최우영/한건희/윤일구 교수님 개인 프로젝트(주어진 MOSFET을 사용, 주어진 조건에서 GAIN*BANDWIDTH가 최대인 AMP설계)

  전자회로PROJECT1. ... Amplifier 구조 설명집적 회로에 biasing을 하는 데에는 전류전원(current mirror)을 사용하는 것이 R과 C를 가지고 biasing하는 것 보다 이해가 쉬울 것이라는

  리포트 | 8페이지 | 2,000원 | 등록일 2011.12.18

  다운로드 장바구니
• 

  연세대학교 전기전자기초실험 제6장 audio amplifier 회로 설계 (예비+결과)

  ① 실험 과정에 따라 측정치와 질문에 대한 답안을 순서대로 기록하라.1> 변압기의 구현 * 오실로스코프를 이용하여 의 파형을 그려보아라.(Max, Min을 확인한다) * 의 최대값과 최소값을 기록하라. - 최대값 : +18.8V / 최소값 : -18.8V * 이 정확한..

  리포트 | 3페이지 | 1,000원 | 등록일 2007.12.09

  다운로드 장바구니
• 

  연세대학교 전기전자기초실험 제1장 전기회로 기본원리 1 (예비+결과)

  직, 병렬회로 모두에서 저항은 1kΩ, 5kΩ, 10kΩ 세 가지 종류를 사용했고 전압은 9.9V로 일정하게 유지시킨 후 실험을 진행했다. ... 먼저 직렬회로에서는 저항 1kΩ, 5kΩ, 10kΩ 에 걸리는 전압은 각각 0.634V, 3.13V, 6.28V 이였고, 이 전압들의 합은 10.044V이고, 각 측정점에서 전류는 ... 그리고 전원공급장치의 전압이 정확하게 고정되어있지 않고 ±0.1V 정도로 변한 것도 오차를 발생 시킨 원인으로 생각된다. ② 저항의 직, 병렬 회로에서 옴의 법칙이 성립하는지 확인하시오

  리포트 | 5페이지 | 1,000원 | 등록일 2007.12.09

  다운로드 장바구니
• 

  연세대 2011년 2학기 김태욱 교수님 전자회로1 프로젝트2 MOS amplifier design

  회로를 설계하면서, 주어진 조건들을 최적의 상태(Optimized Condition)로 만든다는 것이 상당히 어렵다는 것을 느끼게 되었다. ... 결국 우리 조는 The higher Gain/Power 에 1순위를 두었으며, 실제로 회로설계에서 power consumption이 굉장히 큰 비중을 차지한다고 생각하기 때문이다. ... 실제 회로에서는 MOSFET소자 하나만을 쓰지 않고 여러 개가 연결된 다단 증폭기를 사용하기 때문에 각각의 power consumption이 합쳐진다면 상당한 전력소모가 일어나게 된다

  리포트 | 10페이지 | 3,000원 | 등록일 2011.12.24

  다운로드 장바구니
• 

  연세대 전기전자 기초실험 8. 조합 회로 설계 실험 (예비보고서)

  조합 회로 설계 실험학과학년학번분반실험조성명1. ... 목적대표적인 조합 회로인 멀티플렉서/디멀티플렉서, 인코더/디코더의 구조와 동작원리를 파악하고, verilog 시뮬레이션을 진행하여 FPGA Kit로 결과를 확인한다. ... 또한, 디지털 회로에서 숫자를 표시하기 위한 7-세그먼트 제어기의 동작 원리를 이해하고 verilog 시뮬레이션을 진행하여 FPGA Kit로 결과를 확인한다.2.

  리포트 | 5페이지 | 1,000원 | 등록일 2007.12.30

  다운로드 장바구니
• 

  연세대 전기전자 기초실험 8. 조합 회로 설계 실험 (결과보고서)

  이번 실험에서는 특별히 브레드 보드를 이용하여 회로를 구성하는 것이 아니라 단순히 컴퓨터를 이용, verilog 코드로 각 조합 회로의 동작을 확인하는 것이었다. verilog 코드를 ... 조합 회로 설계 실험학과학년학번분반실험조성명표 8-5. 7-세그먼트 디코더의 결과입 력출 력ABCDabcdefg0101.......1000111....0111.......1111..

  리포트 | 5페이지 | 1,000원 | 등록일 2007.12.30

  다운로드 장바구니
• 

  연세대 전기전자 기초실험 3. 오실로스코프 및 공진회로 (결과보고서)

  실험에서 쓰이는 저항은 대부분 5% 정도의 오차를 가지고 있고 콘덴서의 경우 5～10%의 오차를 가지고 있다. 또한 오실로스코프의 오차가 있다. ... 병렬 공진회로⑩ 표 3-8에서 볼 때 이 회로의 공진주파수, 반전력점의 주파수 그리고 Q는? ... 병렬 회로⑤ 실험 ①에서 주어진 R과 C의 값들에 대한 위상차 φ의 값은?(a) 미분회로인 경우는 다음과 같다.따라서 위상차는 -43.70 이다.

  리포트 | 9페이지 | 1,000원 | 등록일 2007.12.30

  다운로드 장바구니
• 

  연세대 전기전자 기초실험 6. Audio Amplifier 회로 설계 (예비보고서)

  게이트에서부터 생긴 전계가 산화막을 통과해 몸통에 영향을 주기 시작하면서 이 전계에 이끌린 전자들이 산화막 바로 밑으로 모이기 시작한다. ... 정류회로는 브리지 정류회로가 쓰이게 되는데 이 브리지 정류회로는 다이오드의 배치에 의해서 양전압, 음전압 모두 정류시킬 수 있는 전파정류 회로이다. ... 회로에서 ripple을 줄여줄 수 있는 회로가 바로 voltage regulator 이다.

  리포트 | 5페이지 | 1,000원 | 등록일 2007.12.30

  다운로드 장바구니
• 

  연세대 전기전자 기초실험 9. 연산 회로 설계 실험 (결과보고서)

  PLUS II > Floorplan Editor를 통해서 FPGA의 I/O에 설계된 칩의 I/O를 할당하여 다시 컴파일 했을 때 한 번에 이루어지지 않고 에러가 발생했다면 그 원인에 대해서 ... 나오지 않게 된다.⑥ 4비트 ALU 4개를 사용하여 16비트 ALU를 구성하고 4비트 ALU의 Timing Analyzer의 결과값을 토대로 입력에 따른 출력이 나오기까지의 지연값에 대해서 ... 위의 회로보다 빠르지만 총 310 gates 가 소요된다. 첫 번째 그림의 회로도는 다음과 같다.16비트 ALU 는 4비트 ALU 가 4개가 구성되어 만들어진 것이다.

  리포트 | 9페이지 | 1,000원 | 등록일 2007.12.30

  다운로드 장바구니
• 

  연세대 전기전자 기초실험 3. 오실로스코프 및 공진회로 (예비보고서)

  전자총은 정밀한 전자빔을 만들어 내고 양극은 전자들을 가속시키며 편향코일들은 전자빔의 방향을 일정하게 조정하기 위한 극저주파의 전자기장을 만든다. ... 전자빔은 형광물질이 발라진 스크린에 부딪히면서 아주 작고 밝은 점을 만든다. ... 신호는 동기부로 들어가 수평축 스위프(화면상의 밝은 점이 수평축 방향으로 이동하는 것)를 시키거나 동기를 시작한다.음극선관은 전자빔이 형광면을 때림으로써 그 안에 영상이 만들어지도록

  리포트 | 8페이지 | 1,000원 | 등록일 2007.12.30

  다운로드 장바구니
• 

  [전자회로실험]연세대 전자회로실험 1장 예비리포트 PSPICE 파일

  압축 푸신 후 PSPICE 8.0에서 열고 Simulate 누르면 됩니다.1-1.sch -> 접합 다이오드의 I-V 특성곡선1-2.sch -> 제너 다이오드의 I-V 특성곡선

  리포트 | 1,000원 | 등록일 2002.09.01

  다운로드 장바구니