"전전설2 7주차" 검색결과 1-20 / 7,648건

• 

  시립대 전전설2 [7주차 예비] 레포트

  전자전기컴퓨터설계실험 ⅡPre-report7주차: Sequential Logic 21. Introduction (실험에 대한 소개)가. ... 출력이 현재상태로만 결정되는 Moore 머신과 출력이 현재상태와 입력에 의해서 결정되는 Mealy 머신으로 구분이 된다.2. Materials & Methods (실험 방법)가. ... Compile -> Simulation에서 조건에 맞도록 파일 수정 -> Simulation -> Generate Programming File 실행 IMPACT 실행 -> 동작 확인2)

  리포트 | 7페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [7주차 결과] 레포트

  전자전기컴퓨터설계실험 ⅡPost-report7주차: Sequential Logic 21. Introduction (실험에 대한 소개)가. ... 만약 up=1, 그리고 출력이 15이하일 경우에는 out은 그 전의 출력값에 +1을 한다.만약 up=0이면 출력이 15이하일 경우에 out은 그 전의 out 값에 1을 빼게 된다. ... blogId=zzbksk&logNo=220940410770&proxyReferer=https%3A%2F%2Fwww.google.co.kr%2F2) Hyperlink "https://

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 7주차

  표시해 줄 수 있는 최소의 장치HBE Combo 2 장치는 Common Cathode 방식을 따르며 High 값이 올 때 LED의 불이 들어온다.7segment Decode Data7segment ... Verilog HDL 실습 8주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록실험 ... 목적배경 이론실험 장비시뮬레이션 결과와 실험결과 비교(1) Dynamic 7 Segment(2) PIEZO PIANO(3) Count With PIEZO결론 및 고찰실험 목적이번

  리포트 | 9페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  시립대_전전설2_Velilog_예비리포트_7주차

  Verilog HDL 실습 7주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록1 ... 실험 목적2. 배경 이론3. 실험 코드 분석4. 참고 문헌1. ... 실험 코드 분석(1) 로직 설계 및 컴파일 및 코드분석(2) 핀 설정(3) 테스트 벤치 작성 후 컴파일(4) 시뮬레이션2) 직렬입력 / 병렬출력 회로(1) 로직 설계 및 컴파일 및

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11 | 수정일 2022.04.21

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 예비리포트 7주차

  Mealy Machine for the Serial I/O code converter6.74LS193A counter참고 문헌전전설 교안 ... Verilog HDL 실습 7주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date목록실험 ... 핀 설정2.

  리포트 | 17페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 7주차 사전보고서

  2019년 전자전기컴퓨터설계실험27주차 사전보고서0. ... 입력되면 작동한다.출력값은 out과 state_out이 존재하는데, out은 말 그대로 출력값이고 state_out은 4비트 출력값으로 무어머신 내에서 상태가 어떤 상태인지 보여주는 ... 4비트 값이다.코드 분석을 시작하자면localparam STATE_0 = 2'd0,STATE_1 = 2'd1,STATE_2 = 2'd2,STATE_3 = 2'd3;가장 먼저 코드에서

  리포트 | 12페이지 | 1,500원 | 등록일 2019.10.30

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 7주차 결과보고서

  2019년 전자전기컴퓨터설계실험27주차 실험보고서0. ... 입력되면 작동한다.출력값은 out과 state_out이 존재하는데, out은 말 그대로 출력값이고 state_out은 4비트 출력값으로 무어머신 내에서 상태가 어떤 상태인지 보여주는 ... 4비트 값이다.코드 분석을 시작하자면localparam STATE_0 = 2'd0,STATE_1 = 2'd1,STATE_2 = 2'd2,STATE_3 = 2'd3;가장 먼저 코드에서

  리포트 | 15페이지 | 1,500원 | 등록일 2019.10.30

  다운로드 장바구니
• 

  서울시립대학교 전전설2 7주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  Post-Lab Report- Title: Lab#07 Sequential Logic 2(Finite State Machine)담당 교수담당 조교실 험 일학 번이 름1. ... 조합회로입니다. state가 STATE_4가 된 경우에만 out=1이 되도록 선언해주었습니다.iii) state변경 순차회로state변경 순차회로에서는 state ... 2) delay를 주기 위해 reg형 변수를 활용한 코드Input_sync_by_delayTest benchSimulation 결과Pin 연결- 개발 설명위 디자인의 설계는 설계

  리포트 | 12페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

  다운로드 장바구니
• 

  서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  점이 있다면, 연속적인 신호 입력이 발생하면 그 신호를 모두 해결하지 못하는 것입니다.설계 2) 세 가지 블록을 구현하여 FSM방식의 상태제어를 해주었다. ... 비동기로 진행되던 num data 저장을 negedge clk과 동기화 해서 저장을 해주었습니다.그 외의 부분은 설계 2와 동일합니다.설계 4) negedge clk 코드의 최적화 ... 교안PAGE \* MERGEFORMAT2PAGE \* MERGEFORMAT2

  리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 결과 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

  한가지 더 생각해줘야 할 점은 우리는 각 STATE마다 입력이 0일때와 1일때를 생각해줘야 한다는 점이다. ... 즉, 1011을 만들기위해 그 앞들의 숫자가 무엇이고 그때의 입력이 저렇게 설정된다는 것을 안다면 남은 입력도 고려해줘야 한다는 것이다.2)응용과제의 코드설명의 가독성을 높이기 위해 ... 순차회로 실험부터 점점 더 많은 요소들을 고려해주어야 하여 주변분들께 많이 여쭤보게 되었는데, 앞으로도 진행할 실험에서 어떤 내용인지 잘 숙지하고 있어야 제대로 된 실험을 진행할 수

  리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 예비 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

  이번 실험을 진행하기 전, 미리 코드를 작성하는 과정이 많이 어려워서 주변의 조언을 많이 받았다. ... 즉, 현재의 입력이 출력에 영향을 준다.다음은 밀리 머신의 베릴로그 모델링 방법이다.①Next state③ Output②순차회로3. ... 본 실험은 순차회로로, 출력신호가 입력신호에 의해서만 결정되는 조합회로와 달리 정보를 기억하는 기억소자를 사용하며 CLK도 영향을 미치기에 더 많은 것들을 고려해줘야 했기 때문이다.

  리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  (서울시립대 전전설3) [종합2등(A+), 성적증명] 7주차 결과레포트+실험자료 - Rectifier Circuit Time-domain Analysis

  █(∵RC≫T#(2) )█(e^(-T/(R_L C))≈1-T/(R_L C)#(3) )따라서 Equation (2)의 조건을 만족하지 못하는 100Ω의 load resistance는 ... 참고문헌 [2]에 따르면 peak detector circuit output voltage를 exponential에서 linear form으로 근사하는 과정은 다음과 같다. ... █(V_r≈V_p/(ω_S \/2π)RC#(1) )실험에서 측정된 ripple voltage를 Equation (1)을 이용해 참고문헌 [6]에서 계산한 이론값과 비교하면 다음과 같다

  리포트 | 7페이지 | 2,000원 | 등록일 2021.12.31 | 수정일 2022.01.04

  다운로드 장바구니
• 

  (서울시립대 전전설3) [종합2등(A+), 성적증명] 7주차 예비레포트+LTSpice회로 - Rectifier Circuit Time-domain Analysis

  (참고문헌 [182쪽, 1])II.2.RectifierII.2.A.Half-wave rectifier수학적으로 step function에 해당하는, 한 가지 부호의 파형만을 출력하고 ... (참고문헌 [2])II.2.B.Full-wave rectifier수학적으로 absolute value function에 해당하는, 모든 파형에 대해 한 가지 부호로 변환하여 출력하는 ... 회로에 따라 diode 4개 또는 transformer와 diode 2개가 필요하나 half-wave rectifier에 비해 mean voltage가 높다.

  리포트 | 7페이지 | 2,000원 | 등록일 2021.12.31 | 수정일 2022.01.05

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 8주차 Lab08 결과 레포트 7-segment and Piezo Control, 전자전기컴퓨터설계실험2,

  더 나아가 우리가 원하는 값이 single FND에 출력이 되야 하므로 7-Segment Decoder 진리표에 따라 각 숫자에 맞게 그 값을 설정해준 것이다.실험2) Design ... 전자전기컴퓨터공학부 설계 및 실험2Post Lab-08Peripherals(7-segment and Piezo Control)실 험 날 짜학 번이 름목차1. ... 토의실험(1) 4-bit up counter의 출력 값을 single FND에 표시1) upcounter 설계 2) static 7 segment를 모듈화해서 사용실험1은 4bit

  리포트 | 24페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.09.24

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 8주차 Lab08 예비 레포트 7-segment and Piezo Control, 전자전기컴퓨터설계실험2,

  표시해줄 수 있는 최소의 장치이다. ... 이번 실험을 진행하기 전, 미리 코드를 작성하는 과정이 많이 어려워서 주변의 조언을 많이 받았다.여러 조건에 따라 변하는 내용들을 잘 숙지하고 실험을 해야 원하는 결과를 얻을 수 있으리라 ... 왼쪽으로 shift 되었을 때 값이 5 이상일 면 add3를 해준다.3. 1번을 반복한다.4. binary 가 8 bit 로 이루어져 있다면 8번 shift 해야 한다.3.

  리포트 | 18페이지 | 2,000원 | 등록일 2020.07.28 | 수정일 2020.09.24

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 7주차 예비+결과(코드포함) 자판기 Sequential_Logic_Design_II FSM and Clocked_Counter

  I.INTRODUCTION본 보고서는 예비보고서에서 조사한 State machine 정보와 여러 예외사항을 반영하여 작성한 State diagram을 기반으로 설계한 Vending machine의 code 및 시뮬레이션 결과를 확인 및 검증에 관한 보고서이다.II.Ve..

  리포트 | 3페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 8주차 예비+결과(코드포함) Application_Design_I 7-segment and Piezo_Control

  I.INTRODUCTION본 실험은 7-segment와 dynamic 7-segment, 그리고 PIEZO buzzer를 설계한다. 7-segment에 사용되는 decoder를 설계해보고 ... , 이러한 이해를 바탕으로 3개의 7-segment로 구성된 동적 7-segment를 설계한다. ... 그리고 마지막으로 PIEZO buzzer를 설계함으로써 verilog 코드를 통한 응용을 학습한다.II.7-Segment, Piezo buzzer, dynamic 7-segment

  리포트 | 3페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)7주차결과

  핀 번호 설정핀 번호를 설정해준다.핀 설정은 NET “소자이름” LOC = “P번호”;2. ... HDL project를 생성새 프로젝트를 생성할 때 프로젝트의 종류를 설정해주어야 한다. ... 기기와 연결 및 구동.Impact를 실행하고 프로그램을 해줘 기기와 연결을 하고 구동한다.Ⅲ. 실험결과 (Results)1.

  리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2)7주차예비

  핀 번호 설정핀 번호를 설정해준다.핀 설정은 NET “소자이름” LOC = “P번호”;2. ... HBE-ComboⅡClock으로 구성된다.2. Methods가. 모델링 시작1. HDL project를 생성새 프로젝트를 생성할 때 프로젝트의 종류를 설정해주어야 한다. ... 따라서 이런 점을 고려해주기 위해 각각의 if 조건문에 상승하는 조건들을 설정해주었다. C의 경우엔 ~b 조건이, b의 경우엔 ~c 조건이 들어가게 되었다.

  리포트 | 17페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

  다운로드 장바구니
• 

  [검증된 코드 & 복사가능, 학점A+] 전전설2 7.Sequential-2 - 예비+결과+성적인증 (서울시립대)

  Non-blocking assignment가 연산이 동시에 진행되어 사실상 1clk 전의 상태를 이용한 연산이라는 점을 활용한다.

  리포트 | 11페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

  다운로드 장바구니