"테스트벤치소스" 검색결과 1-20 / 113건

• 

  verilog 설계파일에 의존한 테스트벤치 변수 초기화 파일 생성 프로그램 소스

  Verilog 1995와2001 포트 목록으로 선언된 설계 소스 코드을 읽어 들여서 verilog 테스트 벤치 코드로 변환 해주는프로그램.

  리포트 | 5,000원 | 등록일 2012.12.20

  다운로드 장바구니
• 

  Verilog와 VHDL을 최상위 설계 소스 코드를 입력으로 한 디폴트 테스트벤치 소스 코드 템플릿 생성 프로그램 소스

  Verilog 1995와2001와 VHDL포트 목록으로 선언된 설계 소스 코드을 읽어 들여서 초기화된 verilog 테스트 벤치 코드로 변환 해주는 프로그램.목차1.소스 코드2.프로그램

  리포트 | 5,000원 | 등록일 2012.12.26 | 수정일 2014.04.10

  다운로드 장바구니
• 

  베릴로그 전가산기 설계

  [소스코드][테스트벤치][결과파형]소스 코드와 파형이 일치하는지 확인해보면, 설계한 테스트벤치에 따라서 a, b, ci 모두 초기값 0에서부터 시작하여 각각 40ns, 20ns, 10ns ... [소스코드][테스트벤치][결과파형]소스 코드와 파형이 일치하는지 확인해보면, 설계한 테스트벤치에 따라서 a, b, ci 모두 초기값 0에서부터 시작하여 각각 40ns, 20ns, 10ns

  리포트 | 5페이지 | 2,500원 | 등록일 2021.06.08

  다운로드 장바구니
• 

  병렬가산기 설계 결과보고서

  테스트벤치에서 설정해 준 값대로 A의 값에는 80이 되었고 B의 값에는 295값이 입력되었다. ... 또한 처음에 들어가는 carry값인 C_in이 설정돼있지 않기 때문에 테스트 벤치에서 초기 값을 설정해 주었다. ... 그 후 테스트 벤치를 작성하여 조원의 학번 뒤의 세 자리 수 두 개를 더해보고, 결과를 wave form 으로 비교해본다2.

  리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

  alway스트 벤치[사진 14] 4비트 병렬 데이터 전송 회로 1 테스트 벤치[사진 15] 4비트 병렬 데이터 전송 회로 2 테스트 벤치위의 소스코드는 [사진 7]과 [사진 8], ... )와 버튼 및 LED 맵핑(.ucf), 테스트 벤치(.v)만 따로 작성한다.선형 피드백 레지스터의소스코드를 작성한다.핀 설정에 대한 사항을 왼쪽과 같이 적고 저장한다.기본으로 작성된 ... 테스트 벤치(.v)이며 이것의 시뮬레이션 결과과 COMBO Ⅱ의 LED 점등조건을 사진과 함께 정리한 것이다.

  리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  [인하대 전자기초디지털논리설계]VHDL을 이용한 4bit Full Adder 설계

  실습 목표: ModelSim을 이용하여 주어진 조건들을 만족하는 4bit full adder를 설계 후 테스트벤치 코드를 이용해 시뮬레이션 출력 파형을 구하고 분석할 수 있다.3. ... 각각의 객체에서 자릿수에 맞게 port mapping이 이루어지도록 코드를 작성하였다.4) 4bit Full Adder의 테스트벤치 코드 설계(주석문 포함)그림 5: 4 bit Full ... signal로 정의하여 연산을 수행했다.3) 4bit Full Adder의 VHDL 소스 코드(주석문 포함)그림 4: 4bit Full Adder 소스 코드: 4 bit fulladder의

  리포트 | 4페이지 | 1,500원 | 등록일 2022.03.14

  다운로드 장바구니
• 

  논리회로실험 반가산기 전가산기

  벤치 코드우측에 있는 테스트벤치는 Schematic의 작동 소스이고 좌측에 있는 코드는 각 모델링 방법에 사용된 테스트 벤치이다. ... 이 두 개의 테스트 벤치는 다소 다른 형태를 지녔지만 같은 내용의 테스트벤치이다.5) Wave Form앞의 진리표와 보았던 대로 S와 C값이 제대로 나오는 것을 확인 할 수 있다. ... 게이트 1개와 XOR 게이트 1개를 사용한 논리회로와 논리식이 외에도 NOT게이트를 사용하면 더 많은 논리회로들을 그릴 수 있으나 본 실험에는 세 개의 논리회로만 그려보았다.2) 소스

  리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (5) Encoder and Mux

  [사진 36] 4 × 2 인코더 (case문)테스트 벤치[사진 37] 4 × 2 인코더 (if문)테스트 벤치위의 소스코드는 [사진 32]과 [사진 33]에서 작성한 4 × 2 인코더를 ... (.v)와 버튼 및 LED 맵핑(.ucf), 테스트 벤치(.v)만 따로 작성한다.1 × 4 DEMUX의 소스코드를 작성한다.왼쪽은 if문을 이용한1 × 4 DEMUX의 설계이다.핀 ... 실험 결과3.1. 3 × 8 Decoder아래는 위의 과정으로 작성한 3 × 8 디코더의 소스코드(.v)와 버튼 및 LED 맵핑(.ucf), 테스트 벤치 A가 가리키는 숫자에 해당하는

  리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  논리회로실험 결과보고서 디코더 엔코더

  실험 목표해밍코드가 무엇인지 대해 알아보고, 해밍코드의 종류중 하나인 7, 4 해밍코드를 이용하는 엔코더와 디코더를 작성해보고, 테스트벤치에서 한 비트 씩 오류가 생긴 codeword를 ... 하지만 나머지 경우에는 dataword에 해당되는 codeword가 잘못 입력된 것인데, 이것을 신드롬 결과를 보고 잘못된 비트를 수정하도록 코드를 작성하였다.2) 테스트 벤치? ... 테스트 벤치에서는 의도적으로 각 codeword 마다 1비트씩 오류가 난 값을 100ns 마다 입력되도록 설정하여, 해밍코드가 제대로 오류가 어디에 발생하였는지 위치를 알아내고, 그

  리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  논리회로설계실험_반가산기/전가산기 결과레포트

  동작적/자료 흐름/구조적 모델링의 테스트 벤치 코드? ... 벤치 코드signal c_in과 A, B에 각각 초기값을 설정해주었다.테스트벤치에서는 Mission에 나와 있는 문제 3개 123+89, 77+52, 203+192을 각각 계산할 ... schematic의 테스트 벤치 코드5) Wave Form(0~400ns 구간이 반복)0~50ns:S _{out} =(0 OPLUS 0) OPLUS 0=0 OPLUS 0=0,```C

  리포트 | 12페이지 | 2,500원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  논리회로실험 병렬 가산기 설계

  이 테스트벤치는 자료흐름모델링에서 쓰인 코드로, 위의 테스트벤치와 Carry의 값을 C에 저장하느냐, sum(8)에 저장하는가의 약간의 차이 밖에 가지지 않고 같은 코드이다. ... 전가산기를 먼저 작성하여 병렬 가산기의 전가산기 논리기호를 사용 가능하게 하였고, 그를 이용하여 8bit 가산기를 만들었다.2) 테스트 벤치 코드? ... 자료흐름모델링에서는 라이브러리를 추가하여 산술연산 방법으로 쉽게 작성하였다.2) 테스트 벤치 코드? 좌측의 코드는 동작적 모델링에서 쓰인 코드이다.

  리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  논리회로설계 실험 디코더 인코더

  벤치 코드우측에 있는 테스트벤치는 Schematic의 작동 소스이고 좌측에 있는 코드는 각 모델링 방법에 사용된 테스트 벤치이다. ... 이 두 개의 테스트 벤치는 다소 다른 형태를 지녔지만 같은 내용의 테스트벤치이다.5) Wave Form앞의 진리표와 보았던 대로 S와 C값이 제대로 나오는 것을 확인 할 수 있다. ... 게이트 1개와 XOR 게이트 1개를 사용한 논리회로와 논리식이 외에도 NOT게이트를 사용하면 더 많은 논리회로들을 그릴 수 있으나 본 실험에는 세 개의 논리회로만 그려보았다.2) 소스

  리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 3주차 예비+결과(코드포함) Verilog HDL

  -테스트벤치 모듈⇨HDL 모델을 시뮬레이션하기 위한 Verilog 모듈이다. ... 공백(blank)과 탭은 문자열에서 의미 있게 취급한다.2.주석(comment)⇨HDL 소스코드의 설명을 위해 사용되며, 컴파일과정에서 무시된다. ... DUT에 인가될 시뮬레이션 입력(stimulus)을 생성하는 구문이자, 시뮬레이션 대상이 되는 모듈(Design Under Test; DUT)의 인스턴스이다.

  리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (8) 7-Segment and PIEZO Control

  FND Array에 결과를 출력하는 4비트 카운터 테스트 벤치[사진 5]의 소스코드는 결과를 FND와 FND Array(7-세그먼트)에 출력하는 4비트 카운터를 always문과 if ... 확인하기 위한 테스트 벤치이다. 0ns일 때 CLK, BTN, LOAD, RESETN을 0으로 초기화하고, 50ns와 100ns에 RESETN과 LOAD를 차례로 1로 바꾸어 리셋과 ... 벤치[사진 45]의 소스코드는 8개의 버튼 중 하나를 누르면 해당 버튼의 숫자를 7-세그먼트로 표시함과 동시에 해당 버튼의 음계(도레미파솔레시도 중 하나)를 피에조로 출력하는 내용을

  리포트 | 22페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

  다운로드 장바구니
• 

  논리회로실험 순차회로 설계

  논리기호인 FDCE를 이용하여 D FF을 표현하였고 4개를 병렬시키며 하나의 CLK을 갖게 작성하였다.2) 테스트 벤치? ... rising_edge를 사용하여 CLK이 걸릴 때마다의 경우를 고려해서 Q와 Q_bar가 출력이 되게 하였다.4) 테스트 벤치? ... 4bit 시프트 레지스터는 SISO(shift input shift output)의 형태로 4개의 D FF을 사용해 작성하였다.2) 테스트 벤치?

  리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  논리회로설계실험_디코더/엔코더 레포트

  벤치 코드입력 신호를 모두 초기화하고, Y에 00000001부터 10000000까지 100ns간격으로 대입되도록 있다. ... 벤치 코드입력 신호를 모두 초기화하고, D에 0000부터 1111까지 진리표에 해당하는 입력이 순차적으로 100ns간격으로 대입되도록 코딩하였다.그 이후로는 유효하지 않은 값(0011 ... 적어 모델링하였다.동작적 모델링 if문과 비슷하게 작성되었다.자료흐름적 모델링 (선택적병행신호처리문)유효하지 않은 다른 모든 입력들에 대해 11이라는 출력을 내도록 작성되었다.3) 테스트

  리포트 | 12페이지 | 2,500원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  122. (전공_PT 주제) 반도체 디지털 회로설계 의 개념과 기술동향을 설명한 후, HDL 코딩에 관하여 설명하시오.

  또한, 온라인 자습서나 HDL 관련 포럼과 커뮤니티에서도 유용한 자료를 찾을 수 있습니다.테스트 벤치(Test Bench) 작성 기술이 기술은 HDL 회로의 검증과 시뮬레이션을 위한 ... HDL 언어와 시뮬레이션 도구 이해를 기반으로 학습하며, 예제와 실습 과제를 통해 실제 회로의 테스트 벤치 작성을 연습할 수 있습니다.소스 버전 관리 도구 사용 기술이 기술은 HDL ... 입력 신호 생성, 회로 동작 모니터링, 결과 분석 등을 통해 테스트 벤치를 작성합니다.

  자기소개서 | 8페이지 | 3,000원 | 등록일 2023.06.09 | 수정일 2024.06.05

  다운로드 장바구니
• 

  [응용전기전자실험2][부산대] 기말고사 대비 실험 이론 총정리

  실험 목적실리콘 태양전지의 동작원리 이해 / 태양전지 E-I 특성곡선 학습 / 솔라 패널에 의해 생산된 전력에 대한 광도효과 관찰 / Lab-Volt 솔라 패널 테스트 벤치와 단결정 ... 태양광 집중 (concentrating solar power : CSP)일반적으로 햇빛 에너지를 좁은 한 부분으로 집중, 액체를 끓여 기존의 발전소에서 전기생성에 사용하는 기체소스

  리포트 | 39페이지 | 1,000원 | 등록일 2021.12.23

  다운로드 장바구니
• 

  논리회로설계 실험 기본게이트 설계

  모델링자료 흐름 모델링3) 테스트 벤치 코드4) Wave Form(2) OR GATE1) 진리표XYF0000111011112) 소스 코드동작적 모델링자료 흐름 모델링3) 테스트 벤치 ... 실험 내용- 실험 1. 2개의 입력을 가진 AND, OR을 동작적 모델링과 자료 흐름 모델링으로 작성하시오.(1) AND GATE1) 진리표XYF*************) 소스 코드동작적

  리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01

  다운로드 장바구니
• 

  논리회로설계실험 라인트레이서 레포트

  이때 모터의 총 회전각은 입력 펄스의 총 수에 비례하며, 회전 속도는 초 당 펄스 수에 비례한 스탭 모터의 Hz를 구하고, 이를 테스트 벤치로 구현하라. ... 그러나 이번 실험에서는 RoV-Lab3000이 잘 동작하지 않아 테스트 벤치를 이용하여 스텝모터 작동원리와 적외선 센서의 작동 원리에 대하여 이해하고 line racer를 설계해본다 ... 헤르츠를 나타내는 것이 목표이기 때문에 아래의 테스트벤치에서는 보여주지 않았다. (129행-147행)hz_R과 hz_L을 integer로 출력한 결과 시뮬레이션에서 bit_vector의

  리포트 | 15페이지 | 7,000원 | 등록일 2021.10.09

  다운로드 장바구니