"한양대 논리설계및실험" 검색결과 1-20 / 48건

• 

  한양대 논리설계및실험 Breadboard 및 기본 논리게이트

  실험 목적칩 회로도를 구성하고 있는 논리 회로를 배우며 AND, OR, NAND 게이트의 input, output 데이터를 숙지한다. ... input 데이터가 반대 일 경우 output 데이터를 추측할 수 있다.Breadboard를 이용해 회로를 구성해 input 값을 다르게 주어 Truth Table 출력값을 확인해보는 실험

  리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21 | 수정일 2023.03.24

  다운로드 장바구니
• 

  [A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험

  마찬가지로 실험3에서 이용하는 회로는 그림4를 참고하여 연결하여 표2와 같은 진리표의 결과를 구할 수 있다. ... 실험 목적반도체 소자를 활용하여 반가산기의 Truth Table을 확인하고, 반가산기를 사용하여 전가산기의Truth Table을 확인할 수 있다.Chapter 2. 관련 이론1.

  리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21

  다운로드 장바구니
• 

  [A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험, Decoder & Encoder 실험

  실험 목적게이트를 활용하여 Decoder, Encoder를 설계해서 둘의 관계를 알게되고 LED BAR를 사용해서 Decoder를 동작시켜보자Chapter 2. 관련 이론1.

  리포트 | 8페이지 | 2,500원 | 등록일 2024.05.21

  다운로드 장바구니
• 

  한양대 Decoder & 7-Segment

  추가해 사용한 관련 회로를 설계해보는 실험 목적을 지니고 있다.Chapter 2. ... 실험 목적7-Segment와 74LS47 (BCD to 7-Segment Decoder)의 정의를 이해한 후, Pin map과 Truth table을 이용한 결과에 LED BAR를

  리포트 | 4페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  한양대 Verilog HDL 3

  Kit가 바뀌는 Verilog를 설계하고 실행해본다.Chapter 2. ... 이번 실험에서는 always문을 사용하므로 Non-blocking을 사용한다. ... 실험 목적Verilog 문법 중 Blocking, Non Blocking의 개념에 대해 이해한다. 7-segment decoder 을 이용해 60초 기준으로 1초마다 FPGA starter

  리포트 | 7페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  한양대 Verilog HDL 2

  실험 목적Verilog HDL 1 실험 시간에서 배운 기초적인 Verilog 사용법을 응용하는 시간을 가진다. ... 관련 이론Verilog HDL (Hardware Description Language)인 베릴로그는 IEEE 1364에서 표준화된 것으로, 전자회로 및 시스템에 사용되는 하드웨어 기술 ... Half Adder과 Full Adder, sequential circuit인 D Flip-Flop과 SR Flip-Flop을 Verilog 로 표현하는 실험이다.Chapter 2.

  리포트 | 9페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  한양대 Register

  실험 목적소자들을 이용해 기본 레지스터와 시프트 레지스터를 설계한 뒤, timing diagram을 확인한다.

  리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  한양대 MUX & DEMUX

  실험 목적Multiplexer와 Demultiplexer의 원리를 이해한다.

  리포트 | 4페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  한양대 counter

  실험 목적JK Flip Flop을 포함한 소자들을 이용해 10진 카운터를 설계한 뒤, truth table을 확인한다. ... 관련 이론이번 실험에서는 10진 카운터를 다양한 소자들을 사용해 설계하는 실험이다.주어진 소자들 중 74LS112 소자는 JK Flip-Flop에 해당하는 소자이다.JK Flip Flop은

  리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  한양대 Latches & Flip-Flops

  실험 목적소자와 Latches를 활용하여 Flip-Flop을 설계해본다. 또한 BreadBoard에 출력되는 결과를 확인해 결과지에 기록한다.Chapter 2.

  리포트 | 6페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  한양대 Half adder & Full adder

  실험 목적OR, NOT, AND, XOR 등 다양한 gate들을 활용해 반가산기의 회로를 구성해본다. ... 또한, 반가산기 두 개로 전가산기를 만들 수 있다는 특성을 이용해 설계한 뒤 회로에 구성해보고 Truth Table을 확인해본다. Chapter 2. ... 항상 동일한 결과를 도출해내며 결과의 재생산성이라는 특징을 지니고 있고, 설계가 다른 무엇보다 용이하다. 빠른 스위칭과 연산으로 속도도 매우 빠른 등 많은 장점이 있다.

  리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  한양대 디지털 IC 개요 및 조합논리회로

  실험 목적Truth Table을 통해 Karnaugh Map (K-map)을 작성해본다. ... 작성한 K-Map을 통해 Logic Circuit을 AND, OR, NAND 등 GATE를 그린다.Logic Circuit을 통해 회로에 직접 설계해보며 입력 데이터를 각각 다르게 ... 관련 이론조합논리회로는 현재 입력에 따라 출력이 항상 똑같이 결정되는 논리회로를 뜻한다. 이와 반대로, 순차논리회로는 현재 입력 뿐만 아니라 이전 입력에도 영향을 받는다.

  리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  한양대 Verilog HDL 1

  실험 목적Verilog HDL과 VHDL의 차이를 파악한다. ... FPGA나 집적 회로 등의 전자공학 회로를 설계하는 언어로, 회로도를 작성하는 대신 언어적인 형태로 전자 회로의 기능을 구성할 수 있다. ... 관련 이론Verilog 베릴로그는 IEEE 1364로 표준화된 것으로, 전자회로 및 시스템에 사용되는 하드웨어 기술 언어이다.

  리포트 | 5페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  한양대 Decoder & Encoder

  실험 목적디코더 (Decoder)와 엔코더 (Encoder)의 동작 원리를 이해할 수 있고 Decoding과 Encoding의 코드 변환 동작에 대해 실험하는 목적을 지니고 있다. ... Encoder의 입력은 무조건 1개의 data에 대해서만 encoding을 하기에 여러 개의 data가 입력되었을 때는 가장 높은 우선 순위를 정해 2 진법으로 전환시켜 출력시킨다는 ... 관련 이론Encoder는 부호기라는 뜻으로, 10진수를 binary 2진수로 암호화 시켜주는 논리 회로이다.

  리포트 | 4페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  [A+보장]한양대에리카A+맞은 레포트,논리설계실험,디지털 IC 개요, 조합논리회로,Combinational Logic Circuit

  실험 목적디지털 IC 개요 알 수 있고, 조합논리회로를 활용하여 카르노 맵을 이해할 수 있다.Chapter 2. 관련 이론1. ... 가지는 변수로 정보를 표현한다.대부분의 전자 컴퓨터는 서로 다른 10개의 전압보다 두 개의 전압으로 구별하는 것이 더 쉬우므로, 높은 전압은 ‘1’을 가리키게 하고, 낮은 전압은 ... 진동하는 신호의 주파수, 또는 질량의 위치 등이 연속적인 양을 가지고 있는 것처럼 물리적인 변수는 대부분 연속적인 반면, 디지털 시스템은 유한개의 분명한 값을 가지는 변수, 즉 이산값을

  리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21

  다운로드 장바구니
• 

  [A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,MUX & DEMUX

  실험 목적MUX와 DEMUX의 원리를 확인 할 수 있다. Chapter 2. 관련 이론1. ... Multiplexer(MUX)먹스는 여러 개의 회로에서 입력된 신호 중에서 어느 한 입력신호를 선택해 출력회로를 전달해주는 기능을 수행하는 데이터 선택 논리회로이다.

  리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21

  다운로드 장바구니
• 

  [A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,Latches & Flip-Flops

  실험 목적반도체 소자를 통해서 Latches를 포함한 Flip Flop들의 정의에 대해서 알 수 있다. Chapter 2. 관련 이론1. ... Q와 는 보통 각각에 대해서 보수이고, 두 입력이 동시에 1일 때 출력이 모두 정의되지 않는 상태가 발생한다. ... 기억장치 요소를 만들기 위해 틀이 되는 Latches를 설명할 것이고 SR Latches, D Latches에 대해서 알 수 있다.1-1) SR Latches을 보면 SR래치는

  리포트 | 11페이지 | 2,500원 | 등록일 2024.05.21

  다운로드 장바구니
• 

  [A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,Decoder & 7-segments 실험

  실험 목적74LS47 소자를 이용하여 7-segment 시스템을 표현할 수 있다.Chapter 2. 관련 이론1.

  리포트 | 7페이지 | 2,500원 | 등록일 2024.05.21

  다운로드 장바구니
• 

  한양대학교 일반대학원 물리학과 학업계획서

  또한, 현재의 이론과 실험 결과 사이의 간극을 좁히고, 미래 소자의 설계 및 공정에 중요한 기여를 할 것입니다. ... 또한, 한양대학교의 교내 및 교외 연구 센터와의 협력을 통해 다양한 연구 프로젝트에 참여하고 싶습니다. ... 이러한 다양한 이유들로, 한양대학교 일반대학원 물리학과에 지원하게 된 동기는 깊은 물리학적 이해와 전문성을 향상시키기 위해 지속적인 노력을 기울일 것을 약속드리며, 한양대학교에서의

  자기소개서 | 2페이지 | 3,000원 | 등록일 2024.03.06

  다운로드 장바구니
• 

  한양대학교 일반대학원 융합전자공학부 학업계획서

  재학 중에는 통신공학개론, 마이크로파공학, 마이크로파회로설계, 디지털논리회로실험, 기초전자공학실험, 일반물리1,2, 고급전자회로실험, 자료구조및알고리즘, 디지털신호처리개론 등의 수업을 ... 지방대 전자공학과 출신으로서 서울 시내에서 공과대학원이 가장 우수한 한양대학교 대학원에서 공부, 연구를 꼭 해보고 싶었습니다.3. ... 진학동기제가 한양대 대학원 융합전자공학부 연구실에 들어가려는 이유는 전자공학 연구를 하고 싶었는데 한양대만큼 전문적인 대학원이 없었기 때문입니다.

  자기소개서 | 1페이지 | 3,800원 | 등록일 2023.10.02

  다운로드 장바구니