"회로 설계 과제" 검색결과 1-20 / 2,735건

• 

  전자회로설계과제

  [그림.1.5]설계과제2. 5장. 51번 문제Vcc=9V, Icc(MAX)=5mA, Ic=1.5mA이고 VCE=3V인 전압분배 바이어스 회로를 설계하시오.1. ... 제 출 일 :목 차설계과제1. 4장. 58번 문제 · · · · · · · · · · · · · · · · · · · · 2설계과제2. 5장. 51번 문제 · · · · · · · ... 공통이미터회로로 인해 위상은 반전이 되고 입출력 파형을 비교해 볼때 거의 100배 정도 증폭되었다는 것을 알 수 있다.설계과제4. 6장. 57번 문제βac = 100을 갖는 최소 입력

  리포트 | 20페이지 | 3,000원 | 등록일 2022.05.29

  다운로드 장바구니
• 

  기초회로이론 설계과제

  기초회로이론-설계과제 2-1. 제목1) 저항 R으로 구성된 회로 설계2) op-amp를 이용한 증폭기회로 설계2. ... 설계우선, 첫번째 설계인 저항 R으로 구성된 회로 설계에서 주어진 소자는 다음과 같다. ... 그리고 여기서 매트랩을 이용하여 값을 사용하면 두 개의 값이 일치하는 것을 알 수 있다.다음은 두번째 설계이다.이 회로에서는 반전증폭기를 사용하여 회로를 설계하였다.

  리포트 | 7페이지 | 2,000원 | 등록일 2019.09.03

  다운로드 장바구니
• 

  디지털집적회로설계 이론과제

  Prob. 1) Dynamic CMOS (10 pts)Suppose we wish to implement the two logic functions given by F = A + B + C and G = A + B + C + D. Assume both true and ..

  리포트 | 5페이지 | 2,000원 | 등록일 2023.11.25

  다운로드 장바구니
• 

  디지털 논리회로2 설계과제

  디지털 논리회로2 설계과제 레포트*** 교수님*분반 전자전기공학부321***** ***목차알고리즘 분석 및 시스템 블록 설계ASMD Chart제어기 설계DataPath 설계알고리즘 ... 분석 및 시스템 블록 설계Start = 0 이면 초기상태에서 정지, Start = 1 이면 시스템이 동작한다.피제수(Dividend)를 Z2 , 제수(Divisor)를 A에 저장한다 ... , Load_regs = S_idle•Start, Shift_regs = S_1, Decr_P = S_2 이므로G1, G0는 MUX의 Select 신호로 들어간다.DataPath 설계

  리포트 | 5페이지 | 2,500원 | 등록일 2021.11.17

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 11 카운터 설계 과제

  카운터 설계 과제RS-Latch를 이용한 Chattering 방지 회로를 설계하고 원리를 설명하시오.위에 회로가 스위치가 on일 때 상황이고 아래 회로가 스위치가 off일 때 상황이다 ... (ORcad에 시간에 따른 스위치만 소자로 있어 저렇게 설계했습니다.)스위치가 on일 때 위의 1stage의 위의 NAND gate의 결과는 0, 아래의 NAND gate의 결과는 ... 1이다. 2stage의 위의 NAND gate에는 입력에 무조건 0이 들어가므로 위의 회로의 출력은 high이다.스위치가 off일 때 위의 1stage의 위의 NANDF gate의

  리포트 | 1페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  논리회로 이론 및 설계 14주차 과제

  리포트 | 1페이지 | 1,000원 | 등록일 2020.11.30

  다운로드 장바구니
• 

  웨어러블 디바이스용 집적회로설계_논문요약과제

  웨어러블 논문 분석 과제Ⅰ. A 256kb Sub-threshold SRAM in 65nm CMOS이 논문은 기존 6T SRAM의 문제점에 대해 해결하고자 합니다. ... 이 회로는 8T구조에서 Buffered-Read, Footer 회로 등을 통해, 문제점을 해결했다.M7, M8은 Read Buffer이고, 특별하게도, Buffer-Foot이라는 구조를 ... 즉 의도하지 않은 Column의 Cell도 같은 값이 Write 될 수 있다.또다른 이 회로의 장점은 바로 Differential Read 이다.

  리포트 | 4페이지 | 4,000원 | 등록일 2024.06.27

  다운로드 장바구니
• 

  R회로 및 Op-amp 기초회로이론 설계과제

  설계우선, 첫번째 설계인 저항 R으로 구성된 회로 설계에서 주어진 소자는 다음과 같다. ... 제목1) 저항 R으로 구성된 회로 설계2) op-amp를 이용한 증폭기회로 설계2. ... 설계해야 하고 11개의 branch와 6개의 노드로 이루어져야 한다.위 조건을 만족하는 회로를 다음과 같이 설계할 수 있었다.단, 이번 회로에서 출력되는 전압은 저항 로서, 오른쪽에

  리포트 | 6페이지 | 1,000원 | 등록일 2019.12.14

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 10 조합논리 회로의 예 (7-segmentDecoder 회로 설계) 과제

  조합논리 회로의 예 (7-segment/Decoder 회로 설계) 과제7-segment LED의 특성을 확인하였을 때 Common Cathode type이라면, 7-Segment LED의

  리포트 | 1페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  인하대학교 아날로그회로설계 BGR 회로 설계 과제(손계산+Hspice 결과창)

  아날로그회로설계 과제#2Design Band Gap Reference with Vin of 3V to generate Vref of 1.0V, temperature coefficient

  시험자료 | 2페이지 | 1,500원 | 등록일 2021.07.04

  다운로드 장바구니
• 

  전자회로실험및설계 과제1 시뮬레이션 파형

  전자회로실험및설계 과제#11.시뮬레이션 파형2.VD(mV)값에 따른 ID(mA)값V _{D} [mV]0100200300400I _{D} [mA]085.055n687.223n5.0767u35.470uV

  리포트 | 1페이지 | 1,500원 | 등록일 2020.06.01

  다운로드 장바구니
• 

  성균관대 회로이론2 마지막 기말과제(필터 설계)

  대역통과필터 설계 ( 심전도 대역인 0.5Hz~100Hz 통과 ) 2023-02-08 4 ※ 회로 설계 및 해석 1. ... 계측증폭기 설계 ( 입력신호의 약 100 배 정도 ) 2. 협대역차단필터 설계 (60HZ 차단 ) 3. ... 이러한 기존의 필터의 문제점을 보완하기 위해 다 른 주파수 대역의 심전도 신호는 잘 통과 시키면서 60Hz 의 잡음을 차단하는 필터를 설계해보고자 하였다 .

  리포트 | 10페이지 | 3,000원 | 등록일 2023.02.08

  다운로드 장바구니
• 

  디집적, 디지털집적회로설계 이론과제 인하대

  리포트 | 3페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  성균관대학교 디지털집적회로설계 cad과제 4

  Carry와 mux cell의 delay가 adder의 delay에 가장 dominant하다. 그래서 carry와 mux cell의 delay를 최대로 하기 위해 carry cell의 input들이 Cin=1, G=0, P= 0->1이 되는 상황과 mux cell의 i..

  리포트 | 20페이지 | 2,000원 | 등록일 2021.05.31

  다운로드 장바구니
• 

  성균관대학교 디지털집적회로설계 cad과제 2

  2) 2-input NORA B Vout0 0 10 1 01 0 01 1 0 이 정상적으로 작동함을 확인할 수 있다.PMOS가 직렬로 연결되어서 Wp를 2배 키워준다.Wp= 720n, Wn = 240n3)2-input NANDA B Vout0 0 10 1 11 0 11..

  리포트 | 10페이지 | 2,000원 | 등록일 2021.05.31

  다운로드 장바구니
• 

  성균관대학교 디지털집적회로설계 cad과제 1

  2. Process corner AB에서 A는 nMOS의 전자의 mobility, B는 pMOS 그것이다. N은 normal, S는 slow, F는 fast를 의미한다. 빠른 pmos와 느린 nmos(SF)를 사용하면 Vout이 방전되는 속도가 느려지고 VIL이 증가하..

  리포트 | 7페이지 | 1,500원 | 등록일 2021.05.31 | 수정일 2021.06.01

  다운로드 장바구니
• 

  성균관대학교 디지털집적회로설계 cad과제 5

  Cell Ratio가 1.5가 되게 설계를 했다. Write를 안정적으로 잘 하려면 NM4, NM3가 PMOS보다 성능이 좋아야 한다.

  리포트 | 20페이지 | 2,500원 | 등록일 2021.05.31

  다운로드 장바구니
• 

  인하대 아날로그 회로 설계 과제1 layout (magic tool)

  아날로그 회로 설계 #1 layout homeworkMosfetMosfet은 pmos와 nmos에 따라 위 아래로 배치하였고, common centroid layout으로 설계하였다.CapacitorPoly1과

  리포트 | 1페이지 | 1,000원 | 등록일 2020.04.22

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 9 부울대수 및 조합논리회로 과제

  4-bit Adder 회로 설계 과제1. ... XOR gate를 이용한 Full Adder 회로를 Pspice를 사용하여 직접 설계하시오.

  리포트 | 2페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 결과보고서(과제)7

  아날로그 및 디지털회로설계 실습(실습7 결과보고서)소속전자전기공학부담당교수수업 시간학번성명설계실습 7. 논리함수와 게이트과제1. ... NAND 게이트 소자만을 이용하여 XOR 게이트의 등가회로를 구성하시오.위의 회로는 예비보고서에서 작성한 XOR Gate이다. ... 3개의 입력만 회로에 사용)< 4 X 2 인코더 >입력4입력3입력2입력1출력2출력100*************010100011이는 아래의 회로와 같이 표현할 수 있다.

  리포트 | 3페이지 | 1,000원 | 등록일 2022.09.14

  다운로드 장바구니