"회로 설계 레포트" 검색결과 1-20 / 2,273건

• 

  순차논리회로설계 결과레포트

  설계하는 과정을 공부한다.· 설계된 순차논리 회로를 시뮬레이션으로 설계를 검증하고 실습키트에 동작을 확인한다. ... 전자공학실험3 Chap4 순차논리회로 설계[Section 01]간단한 상태도의 구현[학습목표]· 순차논리 회로를 설계하기 위해 FSM도(상태도)를 작성하고, Verilog, VHDL로 ... 이는 순차논리회로 설계를 진행함에 있어 실수를 줄여주고 설계 시간을 줄여줌으로써 효율적으로 설계를 진행할 수 있다는 장점이 있는 것이다.순차논리회로의 아랫부분은 플립플롭을 포함한 기억소자로

  리포트 | 10페이지 | 3,000원 | 등록일 2021.06.10 | 수정일 2022.04.18

  다운로드 장바구니
• 

  (RF회로 레포트)T형 pi형 정합회로의 설계

  실제 공액 정합된 회로는 공진회로와 같은 특성을 보이는데, 공진회로나 공액 정합 회로의 양호도 는 부하 양호도로 표현된다.주파수 응답특성 알수 있다. ... Q 값이 1 보다 작다면, 광대역 필터 회로로 보고,. Q 값이 1 보다 크다면, 협대역 필터 회로로 본다.. ... Q = / BW = fo/(fH-fL)- 공진회로의 선택도(Selectivity)에 대한 척도. 양호도 Q 값이 클수록, 일반적으로 회로의 주파수 선택성(선택도)이 좋아짐.

  리포트 | 7페이지 | 5,000원 | 등록일 2020.12.31

  다운로드 장바구니
• 

  (RF회로 레포트) 이중스터브 정합회로의 설계

  수작업 설계이중 스터브 정합회로의 경우 위와 같이 단자간의 전송선의 길이가 기존에 정해져있고 마지막 스터브 전에 정합을 끝내야 한다. ... 고정회로의 경우 이점이 문제가 되지 않으나, 가변 튜너의 경우 튜닝을 위하여 입력과 출력사이에 전송선 길이가 가변 되어야 하는 데 회로가 만들어진후에는 가변하는 것이 곤란 하다. ... 정합회로의 금지영역에 대해서 설명하시오.: 만약 처음의 전송선이 지난 회로가 g=2서클 안족에 있다고 가정하자 그러면 어떠한 경우에도 g=1서클이 회전한 원위로 위치한다는 것은 불가능

  리포트 | 7페이지 | 5,000원 | 등록일 2020.12.31

  다운로드 장바구니
• 

  발진회로의 설계 및 제작 예비레포트

  실험 제목 [응용설계-발진회로의 설계 및 제작]2. 실험주제1) Wien bridge 발진 동작을 이해한다.2) 발진 조건을 구한다.3) 발진 주파수를 비교 관찰한다.3. ... 계산식에 의하면 T1과 T2가 각각 R1과 R2에만 영향을 받으므로 임의로 듀티비(T1/T, T2/T)를 설계하고 싶을 때 사용하는 회로다.? ... (입력펄스의 하강에지 사용) 예를 들어 10ms의 펄스폭을 출력하는 회로를 설계하여 만들었다고 생각해 봅시다. 펄스가 제대로 발생하는지를 확인해 볼 수 있을까?

  리포트 | 17페이지 | 1,000원 | 등록일 2022.08.21

  다운로드 장바구니
• 

  (RF회로 레포트)고정, 단일 스터브 정합회로의 설계

  ❍ 이론적 개념정리(1) 단일 스터브 정합회로란?▪ 단락회로 스터브나 개방회로 스터브는 그 길이에 따라 인덕티브나 커패시티브 소자가 될 수 있다. ... 사용하는 단일 스터브 정합회로의 두 가지 형태를 설명하라.▪ 부하 - 스터브 - 전송선 구조- 부하와 스터브가 병렬 연결된 회로에 직렬로 전송선이 연결된 구조. ... 따라서 스터브는 임의의 L이나 C값을 구현할 수 있는 분포정수 소자로써 집중소자로 된 L과 C를 대체할 수 있고 이로써 완전한 분포정수 정합회로가 된다.(2) 고정된 특성임피던스를

  리포트 | 18페이지 | 5,000원 | 등록일 2020.12.31

  다운로드 장바구니
• 

  논리회로설계실험 라인트레이서 레포트

  논리회로설계 실험 설계프로젝트 보고서주제 : 라인트레이서 설계1. ... 설계 배경 및 목표1) 설계 배경지금까지 여러 VHDL표현 방식에 대해서 배우고 그에 따른 여러 조합회로와 순차회로를 설계하였다. ... 순차회로에서 설계한 분주기 설정, finite state machine 설계 등이 linetracer를 설계하는데 많이 사용될 수 있었다.

  리포트 | 15페이지 | 7,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  논리회로설계실험 BCD가산기 레포트

  논리회로설계 실험 설계과제 보고서주제 : #1 BCD 가산기 설계1. 설계 배경 및 목표1) 설계 배경컴퓨터는 2진법을 이용하여 계산을 한다. ... 2진수에서 10진수로의 변환이 간단하고 이를 7 segment에 연결시키면 쉽게 10진수를 출력할 수 있다는 장점 때문에 주로 10진법으로 수를 표기하는 것이 필요한 프로세서나 회로에서 ... 입력 신호인 BCD와 출력 신호인 7 segment에 대해서 진리표로 나타낸 후, 카르노맵을 사용하여 가장 간단한 논리식을 찾는다면 BCD를 7 segment로 바꿔주는 디코더 논리회로를

  리포트 | 14페이지 | 7,000원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  금오공대 아날로그회로응용설계 - 아날로그필터(회로 설계) 레포트

  값) 에 비교하여 다소 차이가 발생하므로 위와 같은 방법으로 차단 주파수 (측정 값)을 구하는게 맞는지 확인이 필요하다.⑤ 결론: 2차 저역-통과 능동 필터를 PSpice를 통해 설계하고

  리포트 | 27페이지 | 10,000원 | 등록일 2021.07.02 | 수정일 2022.01.20

  다운로드 장바구니
• 

  [A+결과레포트 전자회로설계실습]12. Limiting회로와 Clamping회로의 설계

  전자회로설계실습 결과보고서12. Limiting회로와 Clamping회로의 설계담당 교수담당 조교제출날짜학번조이름1. 요약2. 서론3. ... 설계실습 내용 및 분석3.1 설계한 Limiting회로의 구현 및 동작3.2 구현한 Limiting 회로의 비교 및 분석3.3 설계한 Clamping회로의 구현 및 동작3.4 구현한 ... 설계실습 내용 및 분석3.1 설계한 Limiting회로의 구현 및 동작(A) 3.1.1에서 설계한 회로를 구성하고, 의 파형을 관찰하여 기록한다. Cut in 전압을 측정한다.

  리포트 | 8페이지 | 2,000원 | 등록일 2020.11.26

  다운로드 장바구니
• 

  금오공대 아날로그회로응용설계 - 아날로그필터(HW회로 설계) 레포트

  앞에서 설계한 1차/2차 고역-통과 필터를 이용하여 3차 고역-통과 능동 필터를 디자인하여,주어진 소자와 Bread board를 통해 직접 simulation 해본 결과 상대적으로

  리포트 | 13페이지 | 10,000원 | 등록일 2021.07.02 | 수정일 2022.01.20

  다운로드 장바구니
• 

  금오공대 아날로그회로응용설계 - 위상 고정 루프(회로 설계) 레포트

  .: 위의 회로도를 통해 PSpice를 분석한 결과 다음과 같이 시뮬레이션 결과를 통해 VCONT, FIN, FOUT에 해당하는 노드를 측정함으로써 입력 신호의 주파수와 피드백

  리포트 | 11페이지 | 10,000원 | 등록일 2021.07.02 | 수정일 2022.01.20

  다운로드 장바구니
• 

  예비레포트 전자회로 설계 및 실습 Voltage Regulator 설계

  전자회로설계실습예비보고서 #3Voltage Regulator 설계조학과학번이름담당 교수실험일제출일1. ... 그리고 커패시터의 C 값은 실험 준비물에 있는 0.1uF를 써서 회로를 설계하면 아래와 같이 회로를 만들 수 있다.입력전압이 플러스 일 때 위와 같은 등가 회로로 생각할 수 있다. ... 목적전파정류회로를 사용하여 교류전원으로부터 직류전압을 얻는 기본적인 직류전압공급기(DC power supply)를 설계, 구현, 측정, 평가한다.2.준비물 및 유의사항?

  리포트 | 4페이지 | 3,500원 | 등록일 2020.04.13

  다운로드 장바구니
• 

  논리회로설계실험_디코더/엔코더 레포트

  논리회로설계 실험 결과보고서 #4실험 4. 디코더, 엔코더1. ... 실험 목표디코더와 엔코더의 원리를 이해하고 2x4 디코더와 4x2 엔코더를 응용하여, 3x8 디코더와 8x3 엔코더를 VHDL에서 동작적 모델링과 자료흐름 모델링으로 설계한 후 시뮬레이션을 ... 실험 결과- 실험 1.2x4 디코더를 설계하시오.1) 진리표InputOutputA _{1}A _{0}Y _{3}Y _{2}Y _{1}Y _{0}0*************0100111000Y

  리포트 | 12페이지 | 2,500원 | 등록일 2021.10.09

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 11 카운터 설계 예비 리포트

  사용해서 reset회로를 구성했다. 16진 동기 회로는 이론부의 8진 동기 회로를 확장해서 설계했고 파형을 확인했다. ... 이를 만족하는 회로가 위의 회로이고 파형은 아래와 같다.그러므로 스위치가 있는 회로는 아래와 같이 설계하면 된다.16진 동기 카운터 회로도그림 11-1의 8진 동기 카운터의 회로도를 ... 이번 보고서에서는 이런 카운터들을 설계하고 주파수를 알아보고 reset회로를 설계하고 연결해 16진 카운터로 10진 카운터를 만드는 등 카운터에 대해 학습했다.실험결과4진 비동기 카운터이론부의

  리포트 | 6페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  금오공대 아날로그회로응용설계 - 위상 고정 루프(회로 설계2) 레포트

  - 주어진 위상 고정 루프 회로를 ADALM2000을 통해 진행하였습니다. ... ■ PLL의 상용칩을 이용한 설계1. 8번 /9번 pin들에 연결된 Ro와 Co의 값에 따라 VCO의 발진 주파수의 범위 결정 (본 설계에서 +/- 5V 이용)< 중 략 >▶ 결론

  리포트 | 8페이지 | 10,000원 | 등록일 2021.07.02 | 수정일 2022.01.20

  다운로드 장바구니
• 

  (RF회로 레포트)고정, Z0 단일 스터브 정합회로의 설계

  정합회로 구조A직접 설계(A경로, B경로)BCAD프로그램 을 이용한 설계(A경로, B경로)C정합회로 lay-outD고정-Z0 단일 스터브 정합회로의 설계(1)(A) 부하 – 스터브 ... 정합회로의 설계(6)A경로 단락스터브 사용시고정-Z0 단일 스터브 정합회로의 설계(7)정합 회로 비교A경로 개방 스터브A경로 단락 스터브고정-Z0 단일 스터브 정합회로의 설계(8) ... 정합회로의 설계(12)B경로 개방스터브 사용시고정-Z0 단일 스터브 정합회로의 설계(13)고정-Z0 단일 스터브 정합회로의 설계(14)정합 회로 비교B경로 개방 스터브B경로 단락

  리포트 | 20페이지 | 5,000원 | 등록일 2020.12.31

  다운로드 장바구니
• 

  아날로그 및 디지털회로설계실습 12 Stopwatch 설계 예비 리포트

  설계실습 12. ... 회로를 만들었고 이 결과를 7segment에 연결하여 stopwatch를 만들었고 stop/restart, reset기능을 추가했다.서론: 회로에서 카운터를 이용하여 Stopwatch를 ... 나온 stopwatch 제작 과정 중, 12-4-1 ~ 12-4-4에 필요한 회로 결선도를 그리시오.

  리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02

  다운로드 장바구니
• 

  (RF회로 레포트) 고정- 길이 단일 스터브 정합회로의 설계

  리포트 | 2페이지 | 5,000원 | 등록일 2020.12.31

  다운로드 장바구니
• 

  [A+결과레포트, 전자회로설계실습]5.Oscillator설계

  전자회로설계실습 결과보고서5. Oscillator 설계1. 요약2. 서론3. 설계실습 내용 및 분석3.1 Oscillator 설계3.2 β의 영향3.3 R의 영향4. 결론1. ... 결론- 실험을 통하여 오실레이터를 직접 설계하였으며, R1을 조정하여 의 영향을 확인하였고, R1은 고정시키고 R을 조정하여 R의 영향을 확인하는 실험을 하였다.회로도를 따라 설계하였고 ... R의영향에따른 실험이 오차가 큰 이유는 Oscillator가 R의 영향을 많는 회로이기 때문에 R의 조그만 오차가 발생하면 우리가 원하는 값들의 오차가 커지는 것이라고 생각한다.이번

  리포트 | 12페이지 | 2,000원 | 등록일 2020.11.26

  다운로드 장바구니
• 

  논리회로설계실험 스탑와치(stopwatch) 레포트

  논리회로설계 실험 설계과제 보고서주제 : #2 STOPWATCH 설계1. ... 즉 순차회로는 조합회로와 메모리를 합친 것이다.이는 순서논리회로, 프로토콜, 컴퓨터, 컴파일러 등의 동작을 표현, 이해, 설명하고 설계하기 위한 체계적이고 수학적인 방법의 틀을 제공한다 ... 지금까지 배웠던 모든 설계 실습을 총망라 할 수 있는 스톱워치를 설계한다.2) 설계 목표VHDL을 이용하여 스탑워치를 만든다.

  리포트 | 13페이지 | 7,000원 | 등록일 2021.10.09

  다운로드 장바구니