"7476" 검색결과 1-20 / 350건

• 

  JK flip flops 실험보고서

  (역할이 동일하여 IC 7476 Datasheet에서 T를 CK로 표기하기도 한다.) ... JK FF의 진리표 (2)multisim_JK flip-flops_IC 7476 gate2.2. ... IC 7476에는 2 개의 JK FF이 들어 있다. 그림 3과 같이 JK FF 하나만을 써서 회로를 구성한다. 5번 pin은 +5 V, 13번 pin은 접지시킨다.

  리포트 | 5페이지 | 1,000원 | 등록일 2021.04.06

  다운로드 장바구니
• 

  4주차-실험15 예비 - 플립플롭의 기능

  동작원리를 이해한다.(2) D, JK 플립플롭의 동작을 이해한다.실험준비물(1) SN7432, SN7404, SN7402, SN7408, SN7400(2) SN7474,(3) SN7476 ... .3) 1)에서 PRESET = 0을 두고 1)의 진리표를 완성하라.6-1)DCLKQ0100001111016-2)DCLKQ0101116-3)DCLKQ011001111101(7) SN7476을 ... 만약 시뮬레이션 결과가 잘 나왔다면 위의 사진과 같은 파형을 얻을 수 있었을 것입니다. (7476 소자로 시뮬레이션이 가능했다면 파형은 실제실험에서 오실로스코프의 역할을 하는 vpulse소자를

  리포트 | 7페이지 | 1,500원 | 등록일 2020.10.02

  다운로드 장바구니
• 

  [A+] 디지털공학실험 JK 플립 플롭

  실험 기구7476 dual J-KLED 적색, 녹색,황색 각 1개330Ω 3개1.0K Ω 4개4비트 DIP 스위치 1개Ⅲ. ... 최종적으로 리플 카운터의 출력을 timing diagram에 표시할 수 있었다.실험 부품 사진7476 dual J-K(출처: Hyperlink "http://www.usbekits.com

  리포트 | 7페이지 | 2,000원 | 등록일 2023.11.08

  다운로드 장바구니
• 

  디지털 회로 실험-플립플롭

  실험4는 JK 플립플롭(7476) 회로로 입력 Cp, J, K로 이루어져 있다. ... JK 플립플롭(7476) 회로의 입력(Cp, J, K)에 해당신호(1 또는 0)을 넣었을 때 나오는 출력(Q, Q’)을 예상해서 표를 작성하시오.실험순서5.

  리포트 | 10페이지 | 2,000원 | 등록일 2022.09.10

  다운로드 장바구니
• 

  논리회로실험 예비보고서7

  실험 목적실험에 사용하는 7476과 7496 IC의 특성을 파악하고 shift register의 동작 원리와 특성을 이해한다.2.

  리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  5주차-실험15 결과 - 플립플롭의 기능

  PRESET = 0을 두고 1)의 진리표를 완성하라.DCLKQQ011 (4.990 [V])001 (4.940 [V])111 (4.897 [V])101 (4.998 [V])(7) SN7476을 ... 변화하는 Q값을 관찰하는 실험이었고, D 플립플롭의 진리표를 참고하면서 올바른 결과값이 나오는지 확인하면서 실험을 하여 올바른 결과 값을 출력시킬 수 있었습니다.실험 (7)은 SN7476

  리포트 | 14페이지 | 1,500원 | 등록일 2020.10.02

  다운로드 장바구니
• 

  6주차-실험17 예비 - 쉬프트 레지스터

  레지스터실험목적 : (1) 쉬프트레지스터의 구조와 동작원리를 이해한다.(2) 쉬프트레지스터를 이용한 카운터의 동작을 이해한다.실험준비물(1) SN7404(2) SN7474(3) SN7476 ... 따라서 CLEAR와 PRESET에 다른 값을 안주면 값이 계속 순환하게 됩니다.clock 수ABCD1*************14110151110(3) SN7476 사용하여 의 회로를

  리포트 | 10페이지 | 1,500원 | 등록일 2020.10.02 | 수정일 2022.10.17

  다운로드 장바구니
• 

  디지틀논리회로실험 10 플립플롭

  7474 IC 를 사용해 D-FF 를 결선하고 입력값에 따른 출력값을 관찰한다 . 7400,7410 IC 를 이용해 JK-FF 를 결선하고 입력값에 따른 출력값을 관찰한다 . 5. 7476 ... /S JK - FF J,K,C 에 따른 Q,/Q 를 구한다7474 을 이용한 D-FF 2 분주 회로 클락 ( 채널 1) 이 상승 엣지일때 Q1( 채널 2) 가 Toggle 된다 .7476 ... RST-FF7400,7404 를 이용한 D-FF C 에 따른 Q, /Q 를 구한다 .7474 을 이용한 D-FF C 에 따른 Q, /Q 를 구한다 .7410,7400 을 이용한 JK-FF7476

  리포트 | 12페이지 | 3,000원 | 등록일 2019.11.05 | 수정일 2021.11.15

  다운로드 장바구니
• 

  9주차-실험19 결과 - 카운터 회로

  그래서 클럭이 10번째 일 때는 0으로 다시 돌아가는 것을 확인할 수 있었습니다.(3) SN7476과 7408을 사용하여 다음의 리플캐리 방식의 4단 병렬 계수회로를 구성하라. ... 표에는 없지만 출력이 ABCD 4개이므로 최대 15까지 숫자를 표현할 수 있었을 것이라고 생각됩니다.(4) 다음의 상태 천이표를 가지고 JK플립플롭(SN7476)으로 회로를 구성하고

  리포트 | 6페이지 | 1,500원 | 등록일 2020.10.02

  다운로드 장바구니
• 

  플립플롭, 2진 카운터 결과보고서

  리포트 | 9페이지 | 1,000원 | 등록일 2019.12.09

  다운로드 장바구니
• 

  실험6 이진 계수기 (Binanry Counter) 결과보고서 A+ 레포트

  마지막 실험은 TTL IC 7476 dual JK FF 2개와 TTL IC 7408을 사용하여 위의 그림과 같은 동기형 계수기를 만 들었다.

  리포트 | 6페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  실험8 Decoder와 Encoder 결과보고서 A+ 레포트

  먼저 실험 3)과 같이 TTL IC 7476 JK FF을 사용하여 이진계수기(4bit, 16modulus)를 만들었고 그 때의 출력을 TTL IC 7447(BCD-to-7 segment

  리포트 | 4페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  실험4 JK flip-flop 결과보고서 A+ 레포트

  먼저 TTL IC 7476을 사용하여 사진처럼 회로를 구성하였다. J K S C 전부 1 을 입력하고 CLK의 변화에 따른 L2와 L3의 변화를 살펴보았다.

  리포트 | 3페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  디지털 논리회로 실험 7주차 JK-FlipFlop 결과보고서

  VCC와 GND도 잊지 말고 결선한다.CLK는 J, K의 입력값을 받아 Q값을 출력하는데 영향을 미치는데 원래는 0에서 1로 바뀌는 순간에 J,K의 입력 값을 받지만 위의 7476은 ... S-R Latch에서 EN이라는 와 R에 각각 0과 1이 들어가면 Reset 상태가 되어Q와bar { Q}가 각각 0과 1이 출력된다.이번 실험은 J-K Flip-flop 7476을 ... CLK는 0에서 1로 바뀌는 순간에 J,K의 입력 값을 받지만 위의 7476은 CLK에 ‘바’가 있어서 반대로 1에서 0로 변하는 그 특정 순간에만 J,K의 값을 받아 Q값에 영향을

  리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

  다운로드 장바구니
• 

  기초전자설계및실험 예비보고서 JK Flip-Flop과 클락생성

  SN7476/7478의 JK Flip-Flop 기능 수행 여부를 확인한다. ... 또한 Bread Board에 SN7476/7478의 JK Flip-Flop 동작 확인할 수 있는 회로를 구성한다. ... -실험 전 예비보고서를 준비할 때 JK Flip-Flop SN7476/7478에 대한 데이터 시트를 찾고 내부회로도 구성과 입출력 단자를 확인한다.

  리포트 | 5페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

  다운로드 장바구니
• 

  홍익대_디지털논리회로실험_7주차 예비보고서_A+

  Gnd와 Vcc는 일반적인 칩과 마찬가지로 각각 7번 14번 핀이다.J-K Flip-flop 7476 칩의 경우, J, K, CP(CLK), SD(pre), CD(CLR)의 입력을 ... 출력하게 만든다.는 강제 reset 즉 다른 입력값에 관계없이 Q = 0을 출력하게 한다.둘 다 ACTIVE LOW로 작동하기 때문에 유의해야한다.1.5 J-K Flip-flop 7476 ... 것이다.2.5 응용실험 (2)CLK의 입력이 바뀌는 순간 NOT게이트에 의해 약간의 딜레이가 생겨 찰나의 순간에 NOR게이트에 같은 입력이 들어가게 되므로 J-K Flip Flop 7476칩의

  리포트 | 7페이지 | 1,500원 | 등록일 2024.05.15

  다운로드 장바구니
• 

  16진 동기 및 비동기 카운터 설계

  실험 조건TTL IC(SN7400, SN7476, SN7490)를 이용하여 구현한다.2. ... 설계 과정비동기 및 동기식 카운터의 구조와 동작원리를 이해하여 16진 동기 및 비동기 카운터를 설계한다.1) SN7400 및 SN7476, SN7490의 회로도를 구현한다.2) TTL ... 또한 동기식 카운터와 얼추 비슷한 회로를 갖지만, 7476에는 NOT이달려있지 않아 16진 비동기식 Up 카운터를 구성하기 위해서는 NOT Gate를 사용해야 한다는 것에 유의해야

  리포트 | 3페이지 | 1,500원 | 등록일 2020.10.10

  다운로드 장바구니
• 

  8주차-실험19 예비 - 카운터 회로

  (준비물 : SN7476)(7) 실험 2에서 CLK 입력이 어떤 상태일 때 A=B=C=D=0의 clear가 되는가? 어떤 계수기로 동작하는가? ... ) 증계수, 감계수 및 증/감계수의 논리를 이해한다.실험준비물(1) SN7400(2) SN7404(3) SN7408(4) SN7411(5) SN7421(6) SN7472(7) SN7476 ... 중간에 B와 D ( ABCD에서 )를 ABCD의 클리어에 연결하여 1010이 되면, 리셋되서 0부터 10까지만 카운터 되도록 설계되어있다.(3) SN7476과 7408을 사용하여 다음의

  리포트 | 14페이지 | 1,500원 | 등록일 2020.10.02 | 수정일 2022.10.16

  다운로드 장바구니
• 

  논리회로실험 A+예비보고서 7 Shift register

  실험 목적-실험에 사용하는 7476, 7496 IC의 특성을 파악할 수 있다.-Shift Resister의 동작 원리와 특성을 이해할 수 있다.2.

  리포트 | 8페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  충북대 기초회로실험 플립플롭의 기능 결과

  1을 두고 D의 입력 변화에 따른 출력 변화를 관찰하라.DCLKQ01불 변113) 1)에서 PRESET=0을 두고 1)의 진리표를 완성하라.DCLKQ011001111101(7) SN7476을

  리포트 | 2페이지 | 1,000원 | 등록일 2021.09.10

  다운로드 장바구니