"Adder & Substractor" 검색결과 1-7 / 7건

• 

  논리예비3 가산기와 감산기 (Adder & Substractor)

  가산기와 감산기 (Adder & Substractor)1. ... 덧셈기 라고도 한다.(2) 감산기(Substractor)디지털 신호를 사용하여 뺄셈 기능을 수행하는 장치. ... 실험기기(1) Power Supply (5V DC 전압원)(2) IC : 74HC86(XOR), 74HC08(AND), 74HC32(OR), 74HC04(NOT)(3) 7-segment

  리포트 | 4페이지 | 1,000원 | 등록일 2012.12.23 | 수정일 2013.11.07

  다운로드 장바구니
• 

  논리결과-3-가산기와 감산기 (Adder & Substractor)

  가산기와 감산기 (Adder & Substractor)1. ... 실험목적Logic gates를 이용하여 가산기(adder)와 감산기(substractor)를 구성하여 동작을 확인해 보고 이를 통해서 디지털 시스템의 기본 요소인 가산기와 감산기의 ... 실험고찰이번 실험의 목적은 Logic gates를 이용하여 가산기(adder)와 감산기(substractor)를 구성하여 동작을 확인해 보고 이를 통해서 디지털 시스템의 기본 요소인

  리포트 | 5페이지 | 1,000원 | 등록일 2012.12.23

  다운로드 장바구니
• 

  VHDL-1-가산기,감산기

  X, Y 2개의 입력을 XOR, AND 게이트에 각각 넣어서 출력 Sum, Carry를 구한다.입력출력XYXOR(inst)000011101110입력출력XYAND(inst1)0000101001112.1 ... 그래서 외부에서 캐리를 받는component;beginHALF1 : Half_Adder port map(X, Y, temp1, temp2);HALF2 : Half_Adder port ... ;Y : in std_logic;S : out std_logic;C : out std_logic);end Half_Adder;architecture Dataflow of Half_Adder

  리포트 | 34페이지 | 2,000원 | 등록일 2021.09.23 | 수정일 2022.03.29

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 3번 실험 예비보고서

  /Substractor (병렬 가감산기)본 실험에서 다루지는 않으나, 전 가산기 여러 개를 병렬로 연결하여 2비트 이상인 가산기를 만드는 것이 가능하다. ... 전 가산기는 불 대수 방정식S=A OPLUS B` OPLUS C _{i},,C _{o} =AB+(A OPLUS B`)`C _{i}로 기술 할 수 있다.Half Substractor ... 가산기 & 감산기1. 실험 목적실험 목적을 논하기에 앞서 조합 논리회로의 개념을 명확히 할 필요가 있다.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  AND, OR, ADD, Subtract 설계(회로도, 시뮬레이션 결과)

  , OR게이트, XOR게이트, 3input-ANDgate, 4input-ORgate, 4by1 MUX, FullAdder, Adder-Substractor, 1bit-ALU를 설계하고 ... 설계AND 게이트와 OR 게이트는 이미 설계했기 때문에 우선 XOR 게이트를 설계하고 1bit Full Adder을 설계한다.FullAdder회로도 및 진리표XOR 게이트 설계XOR ... 회로도1bit-Adder-Subtractor Netlist1bit-Adder-Subtractor Library Symbol 및 SUBCKT 생성1bit-Adder-Subtractor

  리포트 | 27페이지 | 3,500원 | 등록일 2014.04.01 | 수정일 2014.04.29

  다운로드 장바구니
• 

  VHDL을 이용한 ALU설계(소스코드포함)

  우선 이번 Project에서 ALU내부에는 Adder, Substractor, Multiplier, xor, and, or 이렇게 6개의 연산이 포함된다. ... 그리고 s_2는 8bit의 값을 가지고 Substractor, AND, OR, XOR의 연산의 값을 출력하는데 사용이 된다. ... xor은 simulation program인 Modelsim내부에 명령어로 정의되어 있어 큰 어려움이 없었다.이번설계에 관하여 설명을 한다면 우선 Adder와 Substractor,

  리포트 | 9페이지 | 1,500원 | 등록일 2009.12.01

  다운로드 장바구니
• 

  180 Hybrid Coupler 설계

  설계 목적 : 180Hybrid Coupler를 Design하고, 특성을 파악하고, Adder,Substractor의 특성을 파악한다.2. ... Adder도 마찬가지의 원리를 사용한다. ... 따라서 2,3번간의 위상차는 180도 차이가 난다.② Layout & EM Structure : AWR의 기본적인 회로는 Telegrapher's Equation(전송선을 R,L,G

  리포트 | 6페이지 | 2,000원 | 등록일 2010.12.20

  다운로드 장바구니