"Flip-Flop 결과보고서" 검색결과 1-20 / 260건

• 

  22. Flip-flop 회로 결과보고서

  Flip-flop 회로제출일 : 2017 년 11 월 21 일분 반학 번조성 명8321****15***321*******321*******▣ 실험결과표 22.5 RS flip-flop ... 실험에서 표 22.5의 실험치가 표 22.1의 이론치와 일치하는지 확인하라.NOR gate RS flip-flop 회로의 실험치와 이론치의 두 표를 비교하여 보면 실험값이 결과값에 ... ※고찰-이번 실험을 통해서 NOR gate RS flip-flop, NAND gates RS flip-flop, JK flip-flop, D flip-flop 총 4가지의 이론치와

  리포트 | 3페이지 | 1,000원 | 등록일 2021.12.16 | 수정일 2022.05.04

  다운로드 장바구니
• 

  JK flip-flop 결과보고서 A+ 레포트

  이번 실험에서 memory 소자의 기본 구성 요소인 JK flip-flop의 동작 및 특성에 대하여 살펴보았다.

  리포트 | 3페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  실험4 JK flip-flop 결과보고서 A+ 레포트

  하지만 예상한 결과값과 같이 2배와 4배의 결과 값을 얻을 수 있었고 그냥 실험해도 무방하다는 허락받고 실험을 그대로 진행하였다. ... 첫 번째는 오실로 스코프의 CH.1에는 CLK를 CH.2에는 L2, 두 번째는 오실로스코프의 CH.1에는 CLK를 CH.2에는 L3를 연결하여 입력 신호와 출력신호를 비교 해 본 결과

  리포트 | 3페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  [논리회로실험] Latch & Flip-Flop - 결과보고서

  Latch & Flip-Flop1. ... 고찰이번 실험에서는 Latch with enable을 직접 구성해보고 truth table을 작성하여 enable 입력 값에 따른 Latch 회로의 동작을 알아보았고 Flip-Flop ... D Flip-Flop의 경우 Latch와는 다르게 클럭이 0에서 1로 변하는 순간에만 D의 입력에 따라 동작하기 때문에 실험 2와 입력 값을 가했을 때 Q와 Q'의 변화 속도에 차이가

  리포트 | 6페이지 | 1,000원 | 등록일 2021.05.04

  다운로드 장바구니
• 

  A+받은 플립플롭 회로(flip-flop, JK, SR) 결과보고서 PSPICE

  이 러한 순서 논리 회로의 기본이 되는 회로가 flip-flop인데 이의 종류에는 RS, JK, D flip-flop이 있다. ... ◎ NOR 게이트 RS flip-flop① 직류전원장치와 디지털 멀티미터의 전원을 켜고 각 기기에 악어클립 케이블을 연결한다. ② 브레드 보드에 그림 3과 같이 2개의 NOR ... 동일하게 나왔는지 확인하고 오차가 있다면 분석한다. ◎ NAND 게이트RS flip-flop① 직류전원장치와 디지털 멀티미터의 전원을 켜고 각 기기에 악어클립 케이블을 연결한다.

  리포트 | 6페이지 | 1,000원 | 등록일 2022.12.28

  다운로드 장바구니
• 

  논리회로실험_A+결과보고서_6_Latch & Flip-flop

  실험 결과는 위의 표와 같으며 이는 예비보고서의 Truth Table과 다르다. 예비보고서에서는 S값과 R값 둘 다 1이 입력되었을 때, 이라고 예상했다. ... 실험 과정 및 결과실험 1) R-S Latch with Enable⇒실험1은 4개의 2-input NAND gate를 1개의 74HC00칩(2-input NAND gate)을 이용하여

  리포트 | 8페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 6번 실험 Latch, Flip-Flop 결과보고서

  6번 실험 결과 보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 6. Latch & Flip - Flop1. ... 따라서 본 회로 또한 J-K 플립플롭과 똑같이 작동할 것이라는 것을 예상할 수 있다. 이는 사전에 예비 보고서에서 결과를 예측하며 진리표를 작성하며 확인한 바 있다. ... 예상한 결선도 또한 이에 따라 비교적 간단히 구성되는 것을 확인했는데 실제 실험 영상을 통해 그러함을 확인했다.결과는 성공적으로, 예상했던 것과 같이 D Flip-Flop 회로의 성질을

  리포트 | 9페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  [A+, 에리카] [A+] 2021-1학기 논리설계및실험 Flip-Flops, Latch 실험결과보고서

  실험 목적Flip-Flop과 latch에 대해 이해하고, 이 동작원리를 회로 설계를 통해 확인할 수 있다.Chapter 2. ... 공급되고 있는 동안에는 현재 상태를 그대로 유지할 수 있는 논리소자이다.- Latch: 클럭(CLK) 입력을 가지지 않는 소자- Flip-Flops: 클럭(CLK) 입력을 받아 그에 ... 결과 값을 알 수 없으므로 상태유지이다.- S=R=1인 경우 nor래치에서 사용하지 않는다.

  리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28

  다운로드 장바구니
• 

  [부산대학교][전기공학과][어드벤처디자인] 10장 Flip-flop 및 Shift register(10주차 결과보고서) A+

  어드벤처디자인 결과보고서Flip-flop 및 Shift register학과: 전기공학과학번:이름:실험 목적실제로 Flipflop을 Gate로써 구성하여 그 동작 원리를 설명하고 Flipflop를 ... 이것은 NAND 게이트를 이용하여 만든 D-플립플롭이다. 그 동작 상태를 점검하라.실험 결과그림을 참고하여 LS7400과 LS7404를 이용하여 회로를 구성하였다. ... *operation0001Store100110101Store101111000Hold10111101Store11111진리표를 이용하여 여기표를 그린다.QQ*AB00100101X110--

  리포트 | 6페이지 | 1,000원 | 등록일 2021.04.25

  다운로드 장바구니
• 

  [기초회로실험 보고서]D flip-flop 결과보고서

  기초회로실험I결과보고서D flip-flop서론. ... Positive-edge-triggered D flip-flop출력 펄스 전송 동안 상태의 변화를 동기화하기 위하여 clock pulse의 rising edge에서 결과 전송을 발생시키는 ... (Preset을 1로 유지한 가운데 clear 입력을 0으로 한 다음 1로 함)D flip-flop의 실험 결과입 력출 력PresetClearDClockQQB110H -> L01110L

  리포트 | 5페이지 | 1,000원 | 등록일 2018.05.18

  다운로드 장바구니
• 

  [기초전자회로실험2] "D latch and D flip-flop / J-K flip-flop" 결과보고서

  ,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. ... 실험결과D flip-flop [그림 15-7]D latch and D flip-flop의 차이점? ... 실험사진D flip-flop [그림 15-7]J-K flip-flop [그림 17-2(b)]3.

  리포트 | 4페이지 | 1,000원 | 등록일 2019.03.25 | 수정일 2019.04.01

  다운로드 장바구니
• 

  논리회로실험 결과보고서6 Latch & Flip-Flop

  Latch & Flip-Flop실험 과정 및 결과Part 1. R-S Latch with Enable74HC00을 이용하여 만든 R-S Latch 회로이다. ... 실험의 Truth table은 예비보고서의 예상결과와 일치하였다.DCQ(t)010111X0Q(t-1)Part 4. ... 실험의 Truth table은 예비보고서의 예상결과와 일치하였다.SRCQ(t)001Q(t-1)0110: Reset1011: Set111undefinedxx0Q(t-1)Part 2.

  리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

  다운로드 장바구니
• 

  디지털 시스템 실험 Latch & Flip-Flop 결과보고서

  디지털 시스템 설계 및 실험 결과 보고서작성자:학번:실험조:실험일:실험제목Latch & Flip-Flop실험목표1. SR Latch를 설계한다.2. ... 예를 들어, 4번 째 JK Flip-flop의 경우 J에는 Q2와 Q3의 And 연산 결과가 K에는 logic 1이 들어감을 알 수 있다. ... Negative-Edge-Triggered JK Flip-Flop을 이용하여 BCD Ripple Counter를 설계한다.실험결과nand 게이트를 이용한 SR Latch를 구현하였다.SR

  리포트 | 4페이지 | 1,000원 | 등록일 2016.04.08

  다운로드 장바구니
• 

  5주차 결과 보고서 D Flip-Flop

  ※ D Flip-Flop1. ... ( d : in std_logic;clk : in std_logic;q , qb : out std_logic);-- D flip-flop에 사용되는 Input d , clk 는 1bit ... Source code--------------------------------------------------------------------Library ieee;use ieee.std_logic

  리포트 | 7페이지 | 1,000원 | 등록일 2014.03.26

  다운로드 장바구니
• 

  A+ 디지털 시스템 실험 Latch & Flip-Flop <6주차 결과보고서>

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서디지털 시스템 설계 및 실험 2016 전기전자공학부이름 :학번 :실험제목Latch ... | 출력 : Q,Q_n)[그림 3] D Flip-Flop 시뮬레이션 결과 (입력 : D,CLK,CLR | 출력 : Q,Q_n)3. ... & Flip-Flop실험목표① SR Latch를 설계한다.② SR Latch를 이용하여 D-Type Positive-Edge-Triggered Flip-Flop을 설계한다.③ D Flip-Flop을

  리포트 | 11페이지 | 1,500원 | 등록일 2017.07.05

  다운로드 장바구니
• 

  Logic, R-S Flip-flop, Counter 예비/결과보고서

  실험1 R-S Flip flop1.디지털 회로에서는 사용하지 않는 단자는 open상태가 아닌 적절한 논리상태로 유지해줘야 한다.2.S-R Flip Flop 회로는 NAND를 이용하며 ... 관찰한 결과 도선을 빼고 꽂을 때마다 실험2-1에서 관찰한 것과 같은 순서로 4개의 다이오드가 켜졌다 꺼졌다를 반복했다. ... 실험2-2.

  리포트 | 4페이지 | 1,000원 | 등록일 2015.02.08

  다운로드 장바구니
• 

  D flip-flop 결과 보고서

  기초회로실험 결과보고서< D flip-flop >* 실험목적실험을 통해 Preset 과 Clear, Clock 이 있는 D flip-flop 의 원리를 알아본다.* 관련이론flip-flop은 ... D flip-flop 은 clear 와 preset 입력을 가지는 D flip-flop을 말한다. ... L0110L -> H0111H -> L0111L -> H1* 검토 및 결론Preset와 Clear 의 입력을 가지는 Positive Edge Triggered D flip-flop

  리포트 | 2페이지 | 1,000원 | 등록일 2010.11.17

  다운로드 장바구니
• 

  기초 회로 실험 보고서 9장(결과)-플립플롭,카운터,시프트레지스터FLIP FLOP, COUNTER, SHIFT REGISTER

  6.결과 보고서※각 항목에 반드시 검토 및 토의 내용을 작성하여 제출할 것.실험일시실 험 조 (09조)공동 실험자공동 실험자학번성명학번성명학번성명실험(1)SW1=ON 상태 SW2=ON ... 켜지는 것을 육안으로 확인 할 수가 있었다.실험(2)* Clock 입력과 Low Digit Q3파형* Low Digit Q3파형과 High Digit Q0파형* 검토 및 토의 사항예비보고서로 ... 마지막으로 LED의 점등되는 속도가 주파수랑 관련이 있는가 싶어서 주파수를 높여본 결과, 주파수가 높을수록 점등/소등 되는 시간 간격이 짧아졌음을 확인을 할 수 있었다.

  리포트 | 2페이지 | 2,000원 | 등록일 2016.12.06

  다운로드 장바구니
• 

  Positive edge triggered master-slave D flip flop 설계결과보고서

  설계3 결과보고서 2009069160 김기훈1. ... 구성된 회로도가 진리표 대로 작동이 되는지 입력에 따른 결과값을 예상하여 본다.5. 실험을 통해 동작 결과를 검증해 본다.6. 실험 결과를 바탕으로 결과 보고서를 작성한다.3. ... 논리 회로도 및 시뮬결과Master-slave D flip-flop이 positive edge triggered D flip-flop의 특성을 가지고 작동을 하기 때문에 여기에 reset과

  리포트 | 6페이지 | 1,000원 | 등록일 2014.06.03

  다운로드 장바구니
• 

  논리회로실험 실험6 Latch & Flip-Flop 결과보고서

  7주차 결과보고서실험 6 Latch & Flip-Flop▶실험과정 및 결과◈ 실험 1 : R-S F/F구성 사진 :- 74HC00게이트 4개를 사용하여 결손도를 참고하여 회로를 구성하였다 ... 오른쪽의 LED가 Q’(t)이다.실험 결과 :예상결과실험결과 사진입력출력DCQ(t)Q’(t)00Q(t-1)001011111분석 :- 예상한 결과와 일치하는 실험결과를 얻었다.- S-R ... (t-1)1분석 :- 실험결과는 예상한 실험결과와 일치하였다.

  리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

  다운로드 장바구니