"Flip-flop" 검색결과 1-20 / 1,144건

• 

  A Possible Mechanism for Producing Flip - Flop Jets

  한국지구과학회 최승언, R.N. Henriksen

  논문 | 8페이지 | 4,000원 | 등록일 2023.04.05 | 수정일 2023.04.06

  다운로드 장바구니
• 

  Flip-Flop과 Latch [플립플롭과 래치] D Latch에서 Flip-Flop까지

  우리는 D latch 두 개를 이용해서 D Flip-Flop을 만들 수 있다는 것을 알았다.Flip-Flop의 Setup Time과 Hold Time이상적으로는 Flip-Flop은 ... 결정하는 Flip-Flop들도 있다.JK Flip-Flop다음으로 살펴볼 JK Flip-Flop은 네 가지의 상태를 next state로 결정할 수 있는데,현재 상태 Q10현재 상태의 ... 왜냐면 D Flip-Flop이 rising edge에서 next state를 D로 업데이트 하는 Flip-Flop이기 때문이다.위와 같은 과정을 통해 만들어진 JK Flip-Flop의

  리포트 | 8페이지 | 1,000원 | 등록일 2022.08.26

  다운로드 장바구니
• 

  한양대 Latches & Flip-Flops

  Latches와 Flip-Flops는 CLOCK의 여부로 구별할 수도 있다.Flip-Flops는 SR FF , D FF , JK FF , T FF로 구분할 수 있다.각각의 Flip-Flops는 ... 실험 목적소자와 Latches를 활용하여 Flip-Flop을 설계해본다. 또한 BreadBoard에 출력되는 결과를 확인해 결과지에 기록한다.Chapter 2. ... 기억 소자란 전원이 공급되고 있는 동안은 현재의 상태를 그대로 유지하는 소자를 뜻한다.하지만, Latches는 불안정한 상태가 있으므로 별도의 회로를 추가해 Flip-Flops를 구성했다

  리포트 | 6페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  D-latch,D flip-flop,J-K flip-flop 결과레포트

  실험 제목 [D-latch , D flip-flop , J-K flip-flop]2. ... -심층탐구 j-k flip-flop1. ... 고찰이번 실험은 xor gate, d flip-flop, j-k flip-flop을 이용하여 회로를 구성하고 비동기 요소인 preset과 clear에 따라서 어떻게 결과 값이 변하는지

  리포트 | 2페이지 | 2,000원 | 등록일 2022.08.22

  다운로드 장바구니
• 

  D-latch,D-flip-flop,J-K-flip-flop 예비레포트

  실험 제목 [D-latch and D Flip-Flop J-K Flip-Flop]2. ... between latch and flip-flop-study some application circuits for latch and flip-flop(2) J-k flip-flop-test ... 실험 장비-7474 dual D flip-flop-7404 hex inverter-7486 quad XOR-7476 dual J-K flip-flop4.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.08.21

  다운로드 장바구니
• 

  [기초회로실험]Flip-flop 회로

  그림 1은 CP 입력을 갖는 JK flip-flop의 기화와 이 flip-flop의 토글 동작을 나타내는 파형을 도시한다.그림 1 JK flip-flop의 토글 동작다. ... 계수기를 구성하는 회로는 flip-flop인데, N개의 flip-flop을 사용하면 N-bit의 계수기를 구성할 수 있다.2. 실험 이론 및 원리가. ... 따라서 JK flip-flop에는 CP 또는 CLK이라는 입력이 있어서 JK flip-flop은 이 CP 입력에 동기되어 동작한다.

  리포트 | 6페이지 | 2,500원 | 등록일 2021.04.02

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 1

  디지털회로실험및설계 예비 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름1. ... D,T Flip-Flop 실험실험1) 다음 회로도를 구성하고, 표를 완성하시오.실험1 회로도 ... D 플립플롭- 플립플롭(Flip Flop)은 전원이 공급되면 1 또는 0의 출력이 유지되는 디지털 회로이다.

  리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22

  다운로드 장바구니
• 

  디지털 회로 실험 및 설계 - JK Flip Flop, D, T Flip Flop 실험 2

  디지털회로실험및설계 결과 보고서 #3( JK Flip-Flop 실험, D, T Flip-Flop 실험 )과 목담당교수제 출 일학 번이 름? ... 이론값JKCLKQQ'010->101011->001000->101001->001100->110101->010110->1XX111->010000->110- 실험결과JKCLKQQ출력Q'Q'출력010 ... 이론값JKCLKQQ'010->101011->001000->101001->001100->101101->010110->110111->001000->101- 실험결과JKCLKQQ측정Q'Q'측정010

  리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

  다운로드 장바구니
• 

  D Flip-Flop을 활용한 십진 감가산기

  각각의 클럭을 2개의 D Flip-flop에 연결하여 Positive Edge에 작동하는 D Flip-Flop 과 Negative Edge에 작동하는 D Flip-Flop을 만들어 ... Positive Edge D Flop-Flop / 입력2->Negative Edge D Flip-flop)계산(입력1,입력2->감,가산->Sum출력,Carry출력)출력(Sum출력-> ... Display / Carry출력->계산 모듈소분류 :입력 - DIP 스위치-> Positive Edge D Flop-Flop / Negative Edge D Flip-flop = 입력저장계산

  리포트 | 13페이지 | 3,500원 | 등록일 2022.05.01

  다운로드 장바구니
• 

  22. Flip-flop 회로 결과보고서

  ※고찰-이번 실험을 통해서 NOR gate RS flip-flop, NAND gates RS flip-flop, JK flip-flop, D flip-flop 총 4가지의 이론치와 ... Flip-flop 회로제출일 : 2017 년 11 월 21 일분 반학 번조성 명8321****15***321*******321*******▣ 실험결과표 22.5 RS flip-flop ... 이론과 일치함을 확인할 수 있다.(4) D flip-flop의 실험에서 표 22.8의 실험치가 표 22.4의 이론치와 일치하는지 확인하라.D flip-flop회로의 실험치와 이론치

  리포트 | 3페이지 | 1,000원 | 등록일 2021.12.16 | 수정일 2022.05.04

  다운로드 장바구니
• 

  실험22 flip-flop 회로 예비레포트

  제목 : flip-flop 회로⑴ RS flip-flop (NOR Gate 사용)에서 입력 R=S=1 일 때 출력이 금지 상태가 되는 이유를 고찰하라.RS flip-flop은 Reset-Set의 ... JK flip-flop의 기본적인 구조에 대해서 파악하면 더 쉽게 접근할 수 있는데, JK가 인가되는 AND 게이트로 인해 출력되는 신호가 SR flip-flop(NOR 게이트 사용 ... AND-1의 출력이 1이기 때문에 SR flip-flop의 Reset이 일어난다.

  리포트 | 2페이지 | 1,000원 | 등록일 2020.04.15

  다운로드 장바구니
• 

  실험22_flip-flop 회로_결과레포트

  flip-flop의 진리표입 력(NOR) RS FF 출력RSQbar{Ｑ}00Ｑbar{Ｑ}0110100111Forbidden그림 22.2 NAND RS flip-flop의 Diagram표 ... 이를 toggle이라고 한다.그림 22.3 JK flip-flop의 Diagram표 20.2 NAND RS flip-flop의 진리표입 력JK FF 출력JKQbar{Ｑ}00Ｑbar{ ... 실험이론⑴ RS flip-flopReset과 Set 2입력 단자와Ｑ와bar{Ｑ} 2출력 단자로 구성된 순서 논리 회로를 RS flip-flop (이하 FF)라고 한다.S 단자에 High가

  리포트 | 4페이지 | 1,000원 | 등록일 2020.04.15

  다운로드 장바구니
• 

  4장 각종 Latch와 Flip-Flop 예비

  (d)의 기능표가 그림 4-3(d)과 같이 바뀌게 된다. ... 그림 4-5(a)에서 NOR 게이트로 구성된 RS 플립플롭을 이용하여 구성한 JK플립플롭을 나타내었다.JK 플립플롭의 동작을 기능표로 나타내면 그림 4-5(c)와 같다. ... 4, 각종 래치와 플립-플롭 예비보고서1. 목적가. 기억소자의 기본 원리를 이해한다.나.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  4장 각종 Latch와 Flip-Flop 결과

  _HHH->LL->H5H_?_HHL->HH->L6HLHH유지(H)유지(L)7LLHH유지(H)유지(L)8L_? ... 4장, 각종 래치와 플립-플롭 결과보고서◈ 실험 결과 및 검토가. ... _HHH->LL->H※ 입력값을 표의 위에서부터 아래의 순서대로 입력 후 출력값을 얻었음.☞ 이번 에는 D플립플롭의 입력에 따른 출력값을 측정했는데, 표 윗부분부터 아래 순서대로 측정을

  리포트 | 4페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  인하대 VLSI 설계 6주차 Flip-Flop

  [그림 2]는 Master Slave Clocked Flip-Flop을 Transistor level로 나타낸 것이다. ... : Flip-flop은 [그림 2]와 같이 2개의 Latch로 구성되며 CLK 입력에 반응해서 출력의 상태를 변경하는 기억 소자이다. ... 이를 통해 Post-sim과 Pre-sim 모두 Flip-Flop의 동작이 잘 이루어짐을 시뮬레이션을 통해 알 수 있었다.Magic Tool을 이용하여 netlist를 추출한 Post-sim의

  리포트 | 8페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.22

  다운로드 장바구니
• 

  기초전자회로실험1 12주차_RS Flip-Flop과 D Flip-Flop 예렙

  의해 동작하는 Flip-Flop 으로 동기식 RS Flip-Flop 이라고 한다 . 3.D Flip-Flop D Flip-Flop 은 RS Flip-Flop 의 개량된 Flip-Flop ... RS Flip-Flop 과 D Flip-Flop 실험 목표 - 동기식과 비동기식 Flip-Flop 의 기본개념과 동작원리를 이해할 수 있다 . ... -RS Latch,RS Flip-Flop 와 D Flip-Flop 의 차이점을 이해하고 각 Flip-Flop 의 특징을 설명할 수 있다 .

  리포트 | 6페이지 | 1,500원 | 등록일 2020.10.07 | 수정일 2022.03.28

  다운로드 장바구니
• 

  JK flip-flop 결과보고서 A+ 레포트

  이번 실험에서 memory 소자의 기본 구성 요소인 JK flip-flop의 동작 및 특성에 대하여 살펴보았다.

  리포트 | 3페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  sr latch,D,T flip-flop 예비레포트

  실험 제목 [SR Latch, D Flip Flop, T Flip Flop]2. ... -SR latch래치(latch) 또는 플립플롭(flip-flop)은 1비트의 정보를 보관 또는 유지할 수 있는 회로이며 sequential logic의 기본요소이다. ... -t flip flopt 플립플롭은 JK 플립플롭의 J와 K 단자를 연결한 것으로 입력 단자가 T 하나 이며, 입력이 있을 때마다 플립플롭의 값이 반전된다.

  리포트 | 5페이지 | 1,000원 | 등록일 2022.08.21

  다운로드 장바구니
• 

  디지털집적회로 D Flip-Flop 설계도 및 시뮬레이션 결과

  Rising-edge triggered D-Flip Flop(a) Functionality of D-FFTII1T2I2I4I3Figure 1 Schematic of rising-edge ... of the D-FF.Figure 5 Schematic of rising-edge triggered D-Flip FlopTable 3 Input parameters of pulseDCLKRESETPeriod10ns5ns20nsInitial ... triggered D-Flip FlopTable 1 Input parameters of pulseDCLKRESETPeriod10ns5ns20nsInitial Delay1ns08nsRising

  리포트 | 4페이지 | 2,000원 | 등록일 2023.01.30

  다운로드 장바구니
• 

  실험4 JK flip-flop 결과보고서 A+ 레포트

  이 실험에서 파형발생기의 문제로 인해 0V, +5V 사각파를 정확히 만들기 힘들었고 파형의 모양도 비율이 맞게 조 정하기 힘들었다. 하지만 예상한 결과값과 같이 2배와 4배의 결과 값을 얻을 수 있었고 그냥 실험해도 무방하다는 허락받고 실험을 그대로 진행하였다. 먼저 ..

  리포트 | 3페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니