"Latch-up" 검색결과 1-20 / 150건

• 

  반도체공정 레포트 - Latch up

  (1) Latch-up 개념CMOS 기술을 바탕으로, Inverter 회로를 아래와 같이 PMOS와 NMOS를 직렬로 연결하여 설계한다. 이처럼 구성을 하는 이유는

  리포트 | 11페이지 | 1,500원 | 등록일 2022.07.11 | 수정일 2024.06.19

  다운로드 장바구니
• 

  반도체 공정 레포트 - latch up (학점 A 레포트)

  Latch-up effect in CMOS목차Latch-up 이란해결방안Latch-up 이란Latch-up 현상을 알아보기 전에 CMOS에 대해 알아보면 CMOS는 PMOS 와 NMOS를 ... 수백mA 이상의 전류가 순간적으로 흘러 소자가 파괴되는 현상을 Latch Up이라 한다. 이러한 Latch Up현상에 의해 I-V 특성이 변하게 된다. ... 때와 동일한 조건이 발생하게 된다.결과적으로 Latch Up은 loop gain인 Bnpn x Bpnp> 1이어야 하고 공급전원으로부터 큰 전류를 공급받으며 최소한의 trigger

  리포트 | 7페이지 | 2,000원 | 등록일 2022.12.29

  다운로드 장바구니
• 

  latch-up에 관한 자료

  Latch-up조 상 현Latch-upCMOS 회로의 기생 성분에 의해서 생기는 p-n-p-n 구조에서 VDD와 GND사이에 SCR(silicon controlled rectifier ... electron에 의한 substrate current에 의해서 발생하면 latch-up을 triggering 시킬 수 있다.Latch-up 방지Loop gain 1 Loop gain ... 발생 회로Latch-up 발생 회로의 단면inoutLatch-up 발생 회로 모델pnp bipolar transistor와 npn bipolar transistor가 positive

  리포트 | 11페이지 | 1,000원 | 등록일 2010.10.26

  다운로드 장바구니
• 

  Latch up in CMOS report

  Latch up- Latch up이란Latch-up은 고전류, 저전압 상태로 주로 4층 P-N-P-N 구조에서 발생한다. ... curve- Latch up의 원인Latch up이 발생하는 원인은 아래와 같이 4가지로 정리할 수 있다.1) 입력 또는 출력 때문에 Voltage overshoot 및 under ... Ward, Joe Schichl- Understanding Latch-Up in Advanced CMOS LogicNational Semiconductor AN-600, February

  리포트 | 4페이지 | 1,000원 | 등록일 2022.02.21

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 6주차 결과보고서

  실험목적1) Flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다.SR-, D-, JK- flip-flopsSet up time과 hold time에 대해 이해한다.2) Resisters의 ... 이 상태를 Oscillate 상태라고 부른다.D-latch는 SR-latch에서 발생한 문제를 해결한 latch로 clock이 HIGH상태일 경우에만 D의 신호에 따라 Q가 동작한다 ... Latch와 flip-flop은 순차논리회로 설계의 기본이 되는 function block들이다.

  리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  Semiconductor Device and Design - 6,

  Latch-up Effect 4. Solution method of Latch-up Effect1. FET(NMOS, PMOS) Process1. ... Latch-up effect Equivalent circuit of Cmos latch up4. ... Latch-up effect In CMOS technology, there are a number of intrinsic bipolar junction transistors.

  리포트 | 16페이지 | 2,000원 | 등록일 2023.06.22

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 결과보고서(과제)11

  스위치에서 잡음이 들어가더라도 Pull-up 저항으로 인해 다른 출력 상태가 유지된다. ... RS-Latch를 이용한 Chattering 방지 회로를 설계하고 원리를 설명하시오.Chattering 현상 : 스위치를 켤 때, OFF 상태와 ON 상태를 빠르게 반복하다가 최종적으로

  리포트 | 2페이지 | 1,000원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  시립대 전전설2 A+ 6주차 예비레포트

  즉, 정보는 전원이 있을 때만 보관, 유지되며 전원이 차단되면 정보는 사라진다.2) S-R Latch2개의 NOR 게이트로 구성된 래치3) S-R Flip-FlopS-R 래치에 클럭을 ... 배경이론 및 개념1) Latch & Flip-Flop플립플롭 또는 래치는 1-bit의 정보를 보관, 유지할 수 있는 회로이며 순차회로의 기본요소이다.신호의 피드백을 이용하여 구현되며 ... 연산자를 이용하여 쉽게 모델링이 가능함Ex) 8-bit Up CounterActive-low 비동기(asynchronous) 리셋을 가지는 8비트 up-counter의 모듈 설계11

  리포트 | 30페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 6주차

  = 1, CLK = UP / Q = 1000DATA_IN = 1, CLK = DOWN / Q = 1000DATA_IN = 1, CLK = UP / Q = 11002) Serial-Input ... 나오는 결과값은 위에서의 S-R Latch와 같은 결과값이 나온다.래치와 플립플롭의 차이? ... 순차 조합 회로 중에서도 LATCH, D FlipFlop, J-K FlipFlop, S-R FlipFlop 등의 지식을 이용해서 데이터 전송회로, 직렬입력/병렬출력 회로를 설계해보고

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  05-182-T_도어시험규정(기술표준)

  만족해야 한다.HANDLE TYPEO/S HANDLE 작동력LIFT UP TYPE2.5 ~ 5.5 kgfGRIP TYPE3.5 ~ 5.5 kgf-O/S HANDLE의 작동력은 각 타입 ... DR는 실차조건과 유사하게 시험 가능하도록 HINGE, LATCH(STRIKER 포함) W/STRIP이 장착되어야 한다.- 각 차종 별 Side STRUCTURE의 길이가 다를 경우 ... 시험 전 장비 점검 사항안정된 작동력을 얻도록 10회 작동 후 측정한다.5.2.1 O/S HDL 작동력-LATCH를 풀기 위한 DOOR OUT SIDE HANDLE 작동력은 다음을

  리포트 | 12페이지 | 2,500원 | 등록일 2022.01.20

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+

  ) : mode=1: up, mode=0: down- load 기능(동기식): 입력 4비트(Bus SW1~4), 로드 버튼: Button SW1Source codeTestbentchPin ... 래치(Latch)- 2개의 NOR 게이트로 구성된 래치의 동작SETRESETOUTPUT00변화 없음10Q = 101Q = 011Invalid (Q = / Q = 0)b. ... logic, use nonblocking assignments.- When modeling latches, use nonblocking assignments.- When modeling

  리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  서강대학교 23년도 마이크로프로세서응용실험 8주차 Lab08 결과레포트 (A+자료)

  마이크로프로세서응용실험 8주차 실험 보고서목적- GPIO의 동작 모드 설정에 사용되는 레지스터의 구성, 초기화 방법을 이해한다.- GPIO의 포트 신호들을 외부소자/장치와 어떻게 연결하는지 ... 예를 들어, row pin이라고 할 수 있는 K4-7을 low로 출력하고, col pin인 K0-3은 pull-up 입력으로 설정한 다음, K0-3와 연결된 GPIO pin을 EXTI ... 위해 enumeration type을 정의해보자. table 8.2를 참고하여 각 mode에 대한 4bit 값으로 GPIO_ModeTypeDef를 정의해보았다. input pull-up과

  리포트 | 31페이지 | 2,000원 | 등록일 2024.03.24

  다운로드 장바구니
• 

  3차시“Little Red Cap”또는 4차시“Little Red Riding Hood” 중 하나를 선택해 늑대의 입장에서 스토리 재구성

  will go up." ... good grandmother, who was in bed, because she was somewhat ill, cried out, "Pull the bobbin, and the latch ... 먹이를 먹은 지 사흘이 넘었던 늑대는 실패를 잡아당기자 문이 열리더니 바로 할머니에게 달려 들어서 순식간에 잡아먹었다.-> 이 동화는 어린 아이들을 위한 동화이다.

  리포트 | 4페이지 | 2,000원 | 등록일 2024.02.05

  다운로드 장바구니
• 

  디집적, 디지털집적회로설계 실습과제 13주차 인하대

  그 중 이번 과제에서는 latch두개를 연결하는, 즉, NAND gate 8개와 inverter 2개를 사용해 구현하는 방법을 선택했다. ... Pull up network의 경우도 마찬가지로 계산하면 에서 를 얻는다. ... 맞추어야 한다는 조건을 이용해야 한다.pull up, down network의 가장 짧은 short path를 먼저 고려한다.

  리포트 | 17페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  건국대학교 전기전자기초설계및소프트웨어실습 10주차 레포트 A+

  타이머를 만들기 어렵다. 1초 마다 count-up되는 7 Segment 코드를 작성하기 위해 delay(1000) 마다 count를 늘려줘도, 실제로는 delay를 제외한 나머지 ... 이를 해결할 수 있는 방법은 아래와 같이 크게 두 가지로 나눌 수 있다.1 회로를 설계할 때 RC회로, FF, Latch 등을 추가하여 해결하는 방법2. ... .○ Interrupt mode :-LOW: 인터럽트 핀이 low일 때마다-CHANGE: 인터럽트 핀 값이 변화할 때마다-RISING: 인터럽트 핀 값이 low에서 high로 변화할

  리포트 | 9페이지 | 7,000원 | 등록일 2024.04.14 | 수정일 2024.04.22

  다운로드 장바구니
• 

  에너지 보존, 모멘텀 보존, 진자의 회전관성으로 초기속도 구하기(과학영재학교)

  (See figure 9.1) With the ball latched in position in the ball catcher, adjust the position of the pendulum ... PurposeThe purpose of this experiment is to show that the kinetic energy of a ball launched straight up ... When a ball is launched straight up, the initial PE is defined zero and the KE=. where m is the mass

  리포트 | 10페이지 | 3,000원 | 등록일 2020.01.05

  다운로드 장바구니
• 

  전자응용실험 9장 예비 [MOSFET 기판 전류 측정]

  또는 드레인-기판 공핍영역에서 정공에 의한 secondary impact ionization을 일으킬 수도 있고, CMOS latch-up을 유발시킬 수도 있다.둘째로 impact ... 이로인해 MOS가 극단적으로는 oxide breakdown될 수 있다.[ EPROM ]Erasable Programmable Read-Only Memory의 약자로 전원이 꺼질 때 ... 모뎀의 경우에는 내부에 사용자가 AT명령을 통해서 설정한 상태가 전원을 껐다 켠 후에

  리포트 | 5페이지 | 1,500원 | 등록일 2020.11.15

  다운로드 장바구니
• 

  [A+] 디지털공학실험 JK 플립 플롭

  (예 : latch, flip flop)단안정(One-shot): 하나의 안정 상태와 하나의 활성 상태를 가지며, 트리거 입력을 통해 활성 상태로 전환되어 일정한 시간 동안 유지되고 ... 도표1의 출력을 그려 넣는다.아래와 같은 2bit ripple up counter와 같이 작동하는 것을 관찰할 수 있다. ... /blog--news/74ls76-dual-j-k-flip-flop" http://www.usbekits.com/blog--news/74ls76-dual-j-k-flip-flop)단안정

  리포트 | 7페이지 | 2,000원 | 등록일 2023.11.08

  다운로드 장바구니
• 

  서울시립대학교 전전설2 6주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

  연결- 실험결과 (load, enable, mode / data)i) up counterLoad : 0 en : 1, mode : 1 / data : 1101(13)Load : 0 ... Reference (참고 문헌)latch- HYPERLINK "https://ko.wikipedia.org/wiki/%ED%94%8C%EB%A6%BD%ED%94%8C%EB%A1%AD ... 입력 (0000 -> 1000)1 입력 (1000 -> 1100)1 입력 (1100 -> 1110)0 입력 (1110 -> 0111)0 입력 (0111 -> 0011)1 입력 (0011

  리포트 | 19페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

  다운로드 장바구니
• 

  10주차-실험21 예비 - 메모리 회로

  그러나 필요에 따라 RAM 영역 일부를 배터리 백업(battery back-up)에 의하여 불휘발성 영역으로 사용할 수 있다.실험 (홀수 번 실험 시뮬레이션)(1) 를 결선하고, 아래의 ... 교수님학 부 : 전자공학부학 번 :이 름 :실 험 조 :제 출 일 : 2015. 11. 11실험제목 : 메모리 회로실험목적 : (1) ROM에 필요한 데이터를 반영구적으로 기억시키는 장치인 ... 용량이 크면 비트 당 저장 비용이 낮음.(4) Static RAM의 기본적인 구성방법과 그 사용방법을 설명하라.⇒ SRAM의 기본적으로 래치(Latch)구조로 feedback loop가

  리포트 | 8페이지 | 1,500원 | 등록일 2020.10.02

  다운로드 장바구니