"MAX PLUSⅡ" 검색결과 1-13 / 13건

• 

  디지털회로 예비 보고서[AND, OR, NAND, NOR, XOR]

  Max+PlusⅡ 프로그램을 처음 사용한 만큼 사용법을 익히는데 시간이 오래 걸렸다. ... 실험 방법 및 시뮬레이션[예비 실험1] Graphic Editor를 사용하여 AND와 OR, NAND, NOR 그리고 XOR 소자의 출력을 Max+PlusⅡ로 나타내시오. ... 고찰-이번 실험으로 Max+Plus2 의 Graphic Editor를 사용하여 AND, OR, NAND, NOR, XOR소자의 출력을 나타내 보았다.

  리포트 | 7페이지 | 1,000원 | 등록일 2018.06.12

  다운로드 장바구니
• 

  디지털회로 예비 보고서[부울대수(Boolean Algebra)와 조합 논리 회로]

  회로를 연결하고 출력을 확인하시오.A(V)B(V)F(V)000011100111④ NOR 게이트로 설계하고 Max+PlusⅡ로 시뮬레이션 하시오. ... 실험 방법 및 시뮬레이션① 다음 부울 대수를 Max+Plus II로 나타내시오. 입력 파형은 40ns으로 하고 160ns까지의출력을 그려보시오. ... 간략화하기 전과 간략화를 한 후에 출력을 비교한 결과, 출력값은 입력B와 같다는 결과가 나왔다.③ 위의 부울 식을 NAND 게이트로 설계하고 Max +Plus Ⅱ로 시뮬레이션 하시오.설계한

  리포트 | 7페이지 | 1,000원 | 등록일 2018.06.12 | 수정일 2018.06.18

  다운로드 장바구니
• 

  Brown, Vranesic McGraw Hill 5장 문제풀이.

  +plusⅡ simulation)(a)sol)Max+plusⅡ simulation)(b)sol)Max+plusⅡ simulation)(c)sol)Max+plusⅡ simulation ... )(d)sol)Max+plusⅡ simulation)(e)sol)Max+plusⅡ simulation)(f) sol)Max+plusⅡ simulation)5.24) 그림 5.12와 ... full_adder port map(a(6), b(6), c6, s(6), c7);FA7:full_adder port map(a(7), b(7), c7, s(7), c8);end sample;Max

  리포트 | 10페이지 | 2,500원 | 등록일 2009.06.05

  다운로드 장바구니
• 

  [논리설계] term project - 냉난방기 로직 설계

  제 목 : MAX PLUSⅡ를 사용한 냉ㆍ온풍기 구현2. ... 사용된 실험도구트레이닝 키트, 프로그램 MAX PLUS 24.

  리포트 | 9페이지 | 1,000원 | 등록일 2004.06.13

  다운로드 장바구니
• 

  max+plus2를 이용해 구현한 링카운터

  링카운터1) Max+PlusⅡ로 구현한 7496 링카운터 회로2) Max+PlusⅡ로 구현한 Timing Diagramⅳ ) 7496 Chip내부 회로를 이용한 링카운터1) Max+ ... ⅱ ) D플립플롭을 이용한 링카운터1) Max+PlusⅡ로 구현한 D플립플롭 링카운터 회로2) Max+PlusⅡ로 구현한 Timing Diagramⅲ ) 7496 Chip을 이용한 ... PlusⅡ로 구현한 7496 내부의 링카운터 회로2) Max+PlusⅡ로 구현한 Timing Diagramⅰ) 링 카운터(Ring Counter)란?

  리포트 | 10페이지 | 1,000원 | 등록일 2006.12.19

  다운로드 장바구니
• 

  Max Plus 2 사용법

  *MAX+ plusⅡ 사용법*프로그램 시작하기*프로그램 메뉴 설명*File 메뉴*Assign 메뉴*Option 메뉴*Graphic Editor 실행(1)*Graphic Editor

  리포트 | 37페이지 | 2,500원 | 등록일 2007.09.16

  다운로드 장바구니
• 

  [전기전자기초실험] 연산 회로 설계 실험 결과보고서

  따라서 동작 속도만 본다면 CCN이 가장 빠르나 여러 가지 조건을 고려해 보면 CSN이나 CSMT이 유용하다는 것을 알 수 있다.④ MAX+PLUSⅡ>Floorplan Editor를 ... Digital Circuit Design Training Kit를 바꾼 경우에 Device 설정을 해주지 않았거나 Kit 자체에 결함이 있으면 에러가 날 것이다.⑤ MAX+PLUSⅡ

  리포트 | 8페이지 | 1,000원 | 등록일 2009.07.29

  다운로드 장바구니
• 

  디지털 회로설계 실험 3주차 레포트

  FPGA 구현위의 실험 74LS47: 7-segment decoder과정에서 했던 실험을 MAX+ PLUSⅡ로 구현하여 같은 값이 나오는지 알아본다.

  리포트 | 16페이지 | 2,000원 | 등록일 2008.12.01

  다운로드 장바구니
• 

  종합설계 최종 보고서

  또한 ALTERA사에서 제공하는 Max+PlusⅡ Tool의 설치와 기본 응용 방법을 익히고, 하드웨어 기술언어인 VerrlogHDL의 기본 구조를 익혀 신호등을 구현하고 앞에 서 ... +plusⅡ (compile / programer)다 HBE-COMBO KIT 검증(3) Led/7segment dis HBE-COMBO면 Simulation이나 하드웨어 구현까지 ... 테스트(2) LED 테스트(3) OSC 테스트(4) LCD 테스트2) H/W 설계 및 검증(1) 전체 시스템 블록도(2) LCD display 검증가 Lcd display 블록도나 MAX

  리포트 | 26페이지 | 3,500원 | 등록일 2009.07.20

  다운로드 장바구니
• 

  [전기전자기초실험] 설계 프로젝트 2 결과보고서

  그리고 Max+plusⅡ를 통해서 Simulation 해보고 주어진 Kit의 Input, Output에 Pin을 할당해 구현해 보았다.Waveform Editor를 통해 Input,

  리포트 | 11페이지 | 1,000원 | 등록일 2009.07.29

  다운로드 장바구니
• 

  FPGA를 이용한 신호등구현

  +PlusⅡ Tool의 설치와 기본 응용 방법을 익히고, 하드웨어 기술언어인 VHDL의 기본 구조를 익혀 신호등을 구현하고 앞에서 언급한 Tool들을 사용하여 직접에서 이루어지기 때문에 ... 한백전자의 HBE-COMBO면 Simulation이나 하드웨어 구현까지 할 수 있으므로, HBE-COMBO(EP1K100QC208-3)을 이용하였다.또한 ALTERA사에서 제공하는 Max

  리포트 | 52페이지 | 1,500원 | 등록일 2007.08.08

  다운로드 장바구니
• 

  DIGITAL FIR FILTER의 ASIC구현

  MAX+plusⅡ툴은 Synopsys와 달리 FPGA용이어서 systhesis을 할 때 Device을 설정해 주어야 한다. ... FIR 필터의 Hierarchy structure아래의 그림은 MAX+plusⅡ에서 codein한 내용을 compile한 후의 Hierarchy 구조을 나타내고 있다. ... Device는 MAX계열과 FLEX계열이 있는데 여기선 많이 게이트가 필요하므로 FLEX10KB을 선택하였다.4.1.

  리포트 | 17페이지 | 2,000원 | 등록일 2003.06.04

  다운로드 장바구니
• 

  [데이터 베이스] 실시간 병렬 퍼지 시스템의 설계 및 구현

  +PlusⅡ(VHDL)퍼지 H/W 설계IBM-PC(win2000)운영체제개발도구 및 환경개 발 항 목시스템 구현(2)PFIS 동작순서Fuzzy input_data응용프로그램(VC++ ... 시스템 설계(1)퍼지 데이터 변환0.01.0xi0 1 0 01 0 1 00 1 1 00110 1010 01000.40.6x1x2x3xx1x2x3퍼지 병렬화제1병렬(L) : Min•Max ... 4m*4n*m*401n01mm*444 4 41n0CU4Rule_counterFIR FFR시스템 구현(1)개발환경VC++6시스템 개발도구Plx사 PCI9050 chipPCI인터페이스MAX

  리포트 | 22페이지 | 1,000원 | 등록일 2002.04.03 | 수정일 2022.06.05

  다운로드 장바구니