"Netlist" 검색결과 1-20 / 180건

• 

  인하대 VLSI 설계 3주차 NAND,NOR,AND,OR

  이러한 차이가 발생한 원인은 Magic tool을 이용한 netlist에는 기생 커패시터가 있고 직접 작성한 netlist에는 기생 커패시터가 없기 때문이다. ... Magic Tool에서 추출한 netlist의 기생 소자 코드들을 분석하여 직접 작성한 netlist에 기생 소자에 해당하는 코드들을 넣고 그래프를 다시 돌려보니 모서리 부분의 오류가 ... 이를 Magic Tool에서 추출한 netlist(Post-sim) 바탕의 그래프와 일치하는 결과로 Pre-sim과 Post-sim의 결과가 잘 도출되었음을 알 수 있다.

  리포트 | 12페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.21

  다운로드 장바구니
• 

  Design of Power Supply System[인하대 전자회로1 과제]

  권선에 걸리는 전압 정하기)- 회로도는 브릿지 정류 회로를 사용- 필터 및 정전압기(제너 다이오드 사용)를 고려해 리플 전압이 10mV이하가 되도록 설계함■ 회로도■ SPICE netlist ... N=1 VJ=0.6 BV=1000 TT=10N CJO=2P).MODEL DZN D(IS=1E-15 RS=10 N=1 VJ=0.6 BV= 2.46 IBV=1E-13 CJO=2P)**netlist

  리포트 | 6페이지 | 1,000원 | 등록일 2022.08.28

  다운로드 장바구니
• 

  인하대 아날로그 회로설계 CS 증폭기 주파수 응답 해석 및 모의실험 보고서 hspice

  따라서 2번의 small signal circuit을 다음과 같이 바꾸어 표현할 수 있다.여기서 전류에 관한 식을 다음과 같이 정리할 수 있다.Hspice netlist 및 주파수

  리포트 | 3페이지 | 2,000원 | 등록일 2020.04.22 | 수정일 2020.08.19

  다운로드 장바구니
• 

  인하대학교 전자회로1 HW5

  and execute spice simulation to verify the functions of cs amplifiers.위외 같이 회로를 설계하여 netlist를 작성했다.HW5VD1 ... four cs amplifiers with the specified voltage gain.위와 같이 네개의 CS AMP를 설계하였으며, 이득은 위와 같다.3) Make a spice netlist

  리포트 | 8페이지 | 2,500원 | 등록일 2022.07.27

  다운로드 장바구니
• 

  인하대 VLSI 설계 Microprocessor 프로젝트 결과보고서

  .■ Decoder Layout, Netlist, Simulation 결과 및 분석위 내용들을 종합하여 구현한 Decoder 전체 Layout은[Fig 3.9]이다.Layout을 통해 ... Slave SR Latch는 clk가 상승할 때 Master L.■ ALU Layout, Netlist, Simulation 결과 및 분석Full adder layout 4개를 이어 ... 연산이 되었다.- 7.5~8u time에서 0000(=SRC1) + 0101(=SRC2) = 0101(=s) 연산이 되었다.■ DeMux + D-F/F + ALU Layout, Netlist

  리포트 | 52페이지 | 3,000원 | 등록일 2023.03.15 | 수정일 2023.05.10

  다운로드 장바구니
• 

  현대자동차 자소서

  먼저 ORCAD에서 IC의 부품 라이브러리를 작성하고 회로를 그린 후 netlist를 작성했습니다. ... 이렇게 작성된 netlist를 PADS로 넘겨주어 PADS에서 기판 사이즈, 주요 IC 배치, 배선 폭, 노이즈 등을 고려해서 기판을 설계했습니다.

  자기소개서 | 3페이지 | 3,000원 | 등록일 2020.11.28

  다운로드 장바구니
• 

  VLSI 프로젝트 보고서

  [netlist]V1 VDD GND dc 1.8V2 sense_clk GND PWL+ 0ns 0V+ 199ns0V+ 200ns0V+ 399ns0V+ 400ns1.8V+ 599ns1.8V ... Ex) 111 -> 7, 110 -> 6[netlist]V1 VDD GND dc 1.8V2 A2 GND Pulse(0 1.8 0 10p 10p 5u 10u)V3 A1 GND Pulse ... [netlist]V1 VDD GND dc 1.8V2 S GND Pulse(0 1.8 0 10p 10p 4u 8u)V3 A GND Pulse(0 1.8 0 10p 10p 2u 4u)V4

  리포트 | 50페이지 | 3,000원 | 등록일 2020.03.12 | 수정일 2020.03.16

  다운로드 장바구니
• 

  OP-amp 아날로그회로 설계 프로젝트 ppt

  결과 ]Analog Circuit Design Folded Cascode OP-Amp design Ⅱ Netlist Simulation 4 [ Netlist 결과 ]Analog Circuit ... Layout Design SimulationOP-Amp Specification 1 Circuit design 2 Layout 3 Folded- Cascode Op-Amp design Ⅱ Netlist ... Simulation 4 PSRR+ = 60.7dBAnalog Circuit Design Folded Cascode OP-Amp design Ⅱ Netlist Simulation 4

  리포트 | 34페이지 | 3,000원 | 등록일 2024.02.24

  다운로드 장바구니
• 

  인하대 VLSI 설계 4주차 XOR

  수정 후 netlist by Magic Tool(위의 그래프), netlist by hand(아래 그래프)에 의한 출력 결과를 나타낸다. ... Netlist by Hand의 경우 Magic Tool을 이용한 경우보다 Time delay는 적지만 값이 많이 튀는데 그 원인을 살펴보면 Magic Tool netlist의 경우 ... netlist by hand의 경우보다 기생 커패시터가 많아 이러한 차이가 발생했음을 알 수 있다.

  리포트 | 9페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.22

  다운로드 장바구니
• 

  인하대 VLSI 설계 6주차 Flip-Flop

  경우가 직접 netlist를 작성한 경우보다 출력 Q의 값이 튀는 부분이 적고 깔끔한 파형이 나왔는데 그 이유는 Post-sim의 경우 netlist에는 기생 커패시터에 해당하는 ... Netlist를 손으로 직접 작성한 경우도 같은 결과를 확인할 수 있었다. ... 코드들이 있지만 Pre-sim의 netlist에는 해당 코드가 없기 때문이다.

  리포트 | 8페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.22

  다운로드 장바구니
• 

  인하대 VLSI 설계 5주차 Multiplexer

  두 결과 사이에 차이가 있다면 그 원인은 직접 작성한 netlist에는 기생 커패시터에 해당하는 코드가 없지만 Magic Tool에서 netlist를 추출하는 과정에서는 기생 커패시터가 ... 따라서 netlist 작성 시에 회로의 종류마다 알맞은 주파수를 고려하여 설계해야 한다. ... 이번 실습에서는이 중 2:1 Mux와 4:1 Mux의 Layout을 그리고 netlist 작성 후 시뮬레이션 결과가 잘 나오는 지 확인하였다.2) 2:1 Multiplexer eq

  리포트 | 8페이지 | 2,000원 | 등록일 2023.03.15

  다운로드 장바구니
• 

  디지털집적회로 inverter 설계도 및 시뮬레이션 결과

  5.05ns = 0.49nsFigure 6.3 Netlist3. ... 5.05ns = 0.479nsFigure 4.3 Netlist2) tPHL and tPLH with PMOS/NMOS size ratio = 1Figure 5.1 Schematic ... Result (waveform)Figure 2.1 Schematic with design parametersWIDTH(ル)LENGTH(ル)NMOS42PMOS42Figure 2.3 Netlist3

  리포트 | 9페이지 | 2,500원 | 등록일 2023.01.30

  다운로드 장바구니
• 

  인하대 VLSI 설계 2주차 inverter

  파일, 직접 작성한 netlist 파일에 대해 각각 DC/Transient Analysis 그래프를 그렸다. ... & dc, tran시뮬레이션) eq \o\ac(○,1) Magic Tool을 이용하여 추출한 netlist 파일DC AnalysisTransient Analysis* SPICE3 ... 9.09fF.op.tran 1n 10u.probe.end eq \o\ac(○,2) dc, tran 시뮬레이션(03)직접 손으로 작성한 netlist 파일 & dc, tran시뮬레이션

  리포트 | 12페이지 | 1,000원 | 등록일 2023.03.15 | 수정일 2023.03.18

  다운로드 장바구니
• 

  디지털집적회로 D Flip-Flop 설계도 및 시뮬레이션 결과

  delay of D 이므로 minimum setup time은 5ns - 4.98ns = 0.02ns임을 알 수 있다.Figure 8 Netlist ... T2NMOS162PMOS22.9362Figure 2 Functionality of D-FF without resetFigure 3 Functionality of D-FF with resetFigure 4 Netlist

  리포트 | 4페이지 | 2,000원 | 등록일 2023.01.30

  다운로드 장바구니
• 

  인하대 전자회로2 ㄱㅈㄱ교수님 설계 과제2 differential amplifier

  MJ=0.35, CJSW=35N, MJSW=0.3)************************************************************************ Netlist ... MJ=0.35, CJSW=35N, MJSW=0.3)************************************************************************ Netlist ... MJ=0.35, CJSW=35N, MJSW=0.3)************************************************************************ Netlist

  리포트 | 8페이지 | 1,500원 | 등록일 2021.04.01

  다운로드 장바구니
• 

  인하대학교 전자회로1 HW6

  천정오 HW6위와 같이 회로를 구성하고, spice 시뮬레이션을 진행했다.Netlist는 아래와 같다.HW6Q1 4 2 5 BNPNR1 3 2 4KR2 2 0 1KRC 3 4 2.5KRE

  리포트 | 4페이지 | 2,000원 | 등록일 2022.07.27

  다운로드 장바구니
• 

  7주차 예비 보고서 17장 회로 모의 실험

  (PSpice Netlist : ?Vxxx 노드1 노드2 SIN? ... 오프셋전압 교류전압크기 주파수 전압지연시간 뎀핑팩터값 교류위상)DC 및 AC 속성 값을 같이 사용할 경우(PSpice Netlist : Vxxx 노드1 노드2 DC DC해석_전압값 ... (Pspice Netlist: Vxxx 노드1 노드2 DC TIME 해석 및 DC해석 전압값 AC해석 전압위상)- VSIN은 Time해석에서 교류 전압원으로 주로 사용된다.AC속성값을

  리포트 | 4페이지 | 2,000원 | 등록일 2023.02.24 | 수정일 2023.03.14

  다운로드 장바구니
• 

  현대모비스 자소서

  먼저 ORCAD를 이용하여 IC의 부품 라이브러리를 작성하고 회로를 그린 후 Netlist를 작성하였습니다. ... Netlist는 회로에서 부품과 배선에 대한 정보를 가지고 있는 파일이기 때문에 ORCAD에서 정확하게 회로도를 그리는 것이 중요했습니다. ... 이렇게 작성된 Netlist를 PADS로 넘겨주어 PADS에서 레이아웃 작업을 하였습니다.기판 설계는 기판 사이즈, 주요 IC 배치, 배선 폭, 노이즈 등 고려해야 할 것이 많았습니다

  자기소개서 | 4페이지 | 3,000원 | 등록일 2020.11.28

  다운로드 장바구니
• 

  인하대 전자회로2 ㄱㅈㄱ교수님 설계 과제 1(cs amplifer)

  MJ=0.35, CJSW=35N, MJSW=0.3)************************************************************************ Netlist ... MJ=0.35, CJSW=35N, MJSW=0.3)************************************************************************ Netlist

  리포트 | 6페이지 | 1,500원 | 등록일 2021.04.01

  다운로드 장바구니
• 

  전자회로실험 실험1.Pspice 이론 및 실습 예비 보고서

  회로를 바탕으로 netlist 작성2. Simulation 환경설정. (인가신호, 해석방법(dc, ac, tran ect.), 모델 파라미터)3.

  리포트 | 6페이지 | 2,000원 | 등록일 2022.12.06

  다운로드 장바구니