"T-CAD" 검색결과 1-20 / 1,347건

• 

  T-CAD를 활용한 NMOS 설계

  T-CAD 를 이용한 NMOS 의 특성 향상 설계 목적 설계 내용 1. Vds -Id, Vgs -Id 특성 분석 2. ... 여기서 이기 때문에 P-sub 의 농도에 따라 값이 변한다 . 또한 , 이고 이므로 VTN 은 P-sub 의 농도의 영향 을 많이 받는 것을 알 수 있다 . ... P-sub 농도 : 7E17 Source drain doping 농도 : 1E16 Oxide Thickness : 0.008 Gate Length : 4~6 Id : 5.994e-4

  리포트 | 38페이지 | 3,500원 | 등록일 2021.03.03

  다운로드 장바구니
• 

  T-CAD를 이용한 NMOS의 특성향상

  T-CAD 를 이용한 NMOS 의 특성향상 반도체 소자 응용 목차 설계 목적 설계 방법 설계 결과 기존 결과와의 비교 결론 설계 목적 T-CAD 를 이용한 NMOS 의 특성 향상 설계 ... Vds -Id, Vgs -Id 특성 분석 2. Reference model 의 특성과 상호 비교하여 Vd =5V 일 때 Vth 최소화 3.

  리포트 | 24페이지 | 3,000원 | 등록일 2020.12.02 | 수정일 2021.02.23

  다운로드 장바구니
• 

  T-CAD를 활용한 NMOS설계 (반도체소자)

  Source/drain doping profile3. source/drain/gate material, geometry4. oxide thickness5. gate length -

  리포트 | 21페이지 | 1,500원 | 등록일 2021.04.01

  다운로드 장바구니
• 

  T-cad를 이용한 소자의 특성 변경과 분석

  T-CAD로 설계한 NMOS구조(ref.model)MOSFET을 특성 파라미터는 문턱전압, 스위치 특성 등 여러 가지가 있다. ... =1 x.val=0.1# ---------- oxide & poly depodeposit poly thick=0.25 div=5# ---------- poly patterningetch ... drain")))#-------------IdVgsolve initsolve vgate=0.1save outfile=vg1.strsolve vgate=1.0save outfile=vg2

  리포트 | 115페이지 | 5,000원 | 등록일 2020.04.29 | 수정일 2024.08.06

  다운로드 장바구니
• 

  건축설계,캐드도면-공동주택 아파트(타워형-T자형, 기준층3세대)기본층 평면도(공급면적66평))

  "건축설계,캐드도면-공동주택 아파트(타워형-T자형, 기준층3세대)기본층 평면도(공급면적66평))"에 대한 내용입니다.공동주택-아파트(타워형-T자형, 기준층(3세대)평면도-공급면적66평 ... ) -파일형식 : DWG 파일-파일유형 : Auto CAD 2010 / LT 2010 도면(*.dwg)-문자유형 : 견고딕-도면내용 : 도면장수(2장),아파트 기준층(3세대)평면도

  리포트 | 6,000원 | 등록일 2023.01.17 | 수정일 2023.01.20

  다운로드 장바구니
• 

  건축설계,캐드도면-공동주택 아파트(타워형-T자형, 기준층3세대)기본층 평면도(전용면적22평))

  "건축설계,캐드도면-공동주택 아파트(타워형-T자형, 기준층3세대)기본층 평면도(전용면적22평))"에 대한 내용입니다.공동주택-아파트(타워형-T자형, 기준층(3세대)평면도-전용면적22평 ... ) -파일형식 : DWG 파일-파일유형 : Auto CAD 2010 / LT 2010 도면(*.dwg)-문자유형 : 견고딕-도면내용 : 도면장수(2장),아파트 기준층(3세대)평면도

  리포트 | 6,000원 | 등록일 2023.01.17 | 수정일 2023.01.20

  다운로드 장바구니
• 

  건축설계,캐드도면-공동주택 아파트(타워형-T자형, 기준층3세대)기본층 평면도(공급면적54평)

  "건축설계,캐드도면-공동주택 아파트(타워형-T자형, 기준층3세대)기본층 평면도(공급면적54평)"에 대한 내용입니다.공동주택-아파트(타워형-T자형, 기준층(3세대)평면도-공급면적54평 ... ) -파일형식 : DWG 파일-파일유형 : Auto CAD 2010 / LT 2010 도면(*.dwg)-문자유형 : 견고딕-도면내용 : 도면장수(2장),아파트 기준층(3세대)평면도

  리포트 | 6,000원 | 등록일 2023.01.17 | 수정일 2023.01.20

  다운로드 장바구니
• 

  건축설계,캐드도면-공동주택 아파트(타워형-T자형, 기준층3세대)기본층 평면도(전용면적25평))

  "건축설계,캐드도면-공동주택 아파트(타워형-T자형, 기준층3세대)기본층 평면도(전용면적25평))"에 대한 내용입니다.공동주택-아파트(타워형-T자형, 기준층(3세대)평면도-전용면적25평 ... ) -파일형식 : DWG 파일-파일유형 : Auto CAD 2010 / LT 2010 도면(*.dwg)-문자유형 : 견고딕-도면내용 : 도면장수(2장),아파트 기준층(3세대)평면도

  리포트 | 6,000원 | 등록일 2023.01.17 | 수정일 2023.01.20

  다운로드 장바구니
• 

  T-CAD를 통한 N-MOSFET 설계(반도체소자응용)

  반도체소자응용 T-CAD 를 이용한 N-MOSFET 설계 0 분반 전자전기공학부목차 1. 설계개요 2. 설계개념 3. 설계과정 4. 설계결과 5. 설계고찰 6. 참고문헌1. ... 설계개요 - 설계내용 1. Vds -Id, Vgs -Id 특성 분석 2. Reference model 의 특성과 상호 비교하여 Vd =5V 일 때 Vth 최소화 3. ... Geometry -Oxide Thickness: 0.0001[ μ m] -Gate Length: 4 실험 1 결과 ( Vgs -Id) Vtn:2.625[V]3.

  리포트 | 31페이지 | 1,500원 | 등록일 2018.02.08

  다운로드 장바구니
• 

  T-CAD를 활용한 NMOS 설계 특성향상 (반도체 소자 응용)

  T-CAD 를 이용한 NMOS 의 특성 향상 반도체소자응용 설계 결과 보고서 CONTENTS 3. 설계 진행 과정 2. 설계 이론 및 방법 CONTENTS 1. ... 향상에 초점을 맞추고 발전 - 하지만 항상 trade-off 관계가 존재하기 때문에 집적도를 줄이는 것은 단순한 문제가 아니다 . - 집적도를 줄이면 기존 성능이 하락할 수도 있고 ... 설계의 목적 및 필요 성 설계의 목적 ⊙ NMOS 트랜지스터의 각종 parameter 값에 따른 I-V 관계 특성을 파악하여 관계를 이해 하고 도핑농도 , 절연체두께 , 채널길이 등을

  리포트 | 28페이지 | 4,000원 | 등록일 2016.12.15

  다운로드 장바구니
• 

  T-CAD를 이용한 NMOS 특성 향상

  2011년 2학기T-CAD를 이용한 NMOS 특성 향상- 최종 보고서 -교 과 목:반도체소자응용교 수:학 기:제 출 일:학 부:학 번:성 명:- 목 차 -1.목차2. ... Cocentration을 조정하고, W와L의 변화 그리고 Gate/Source/Drain의 재질 등의 변화에 따른V _{th}와I _{D}의 값의 변화를 측정하고 이를 분석한다.설계 : T-CAD ... 또한 기판과 Gate 사이에 존재하는 산화물의 두께t _{ox}도 구조상의 중요한 특성변수이다.2) N-MOS의 전기적 특성①I _{d} -V _{gs}관계일반적으로 Drain 전류는

  리포트 | 13페이지 | 3,000원 | 등록일 2013.09.04

  다운로드 장바구니
• 

  T-CAD를 이용한 PN diode 구조 설계

  이론 및 설계안..........................................6(1) PN diode 특성(2) 이론적 PN Diode공정 순서(3) T-CAD source ... cont x=6.5 y=1etch cont x=7.5 y=1etch done x=7.5 y =-10#----------------- metalization & patterningdeposit ... --------------- metalization & patterning(Reoxide과정 여기서 생략함)deposit alum thick=0.2 div=4etch alum start

  리포트 | 24페이지 | 3,000원 | 등록일 2011.12.05

  다운로드 장바구니
• 

  T-CAD를 이용한 NMOS 특성 향상 방안 모색 및 설계

  설계 우선순위- T-CAD 설계 과정 및 결과7. ... 설계 구성요소- 설계 방법- 설계 방향 설정- T-CAD 설계 계획 설정6. ... 반도체소자의 설계에 대해 이해하고 적용해 볼 수 있다.또한 주어진 Reference 모델의 parameter를 조정하여 이론적으로 도출해 볼 수 있던 종속 parameter값을 T-CAD라는

  리포트 | 15페이지 | 1,500원 | 등록일 2012.10.30

  다운로드 장바구니
• 

  [반도체공정설계] Silvaco사의 T-CAD를 이용한 PN Diode 설계 자료입니다.

  Semiconductor Process DesignSilvaco사의 T-CAD를 이용한 PN Diode설계(설계기간 : 2010년 3월 28일 ~ 2010년 4월 12일)2010년 ... 하나의 반도체 결정 내에 p-type과 n-type의 불순물을 각기 다른 부분에 첨가하여 p-type과 n-type 영역이 생기도록 하는 방법이다.2) 바이어스 인가 시 PN junction① ... Leakage Current를 줄이기 위해서는 p-Si 기판위에 n-Epi 층을 쌓거나, n-well을 사용할 수 있다.

  리포트 | 17페이지 | 1,000원 | 등록일 2010.06.12

  다운로드 장바구니
• 

  [반도체공정설계] Silvaco사의 T-CAD를 이용한 BJT설계 (Bipolar Junction Transistor)

  Semiconductor Process DesignSilvaco사의 T-CAD를 이용한 BJT설계(설계기간 : 2010년 5월 14일 ~ 2010년 5월 28일)2010년 5월 28일 ... 설계 제한요건- 결과 구조물에 대해 설계 결과(doping profile)- CB 및 CE mode에서 output 특성 제시 및 차이- 수업시간에 진행한 공정으로 설계- 그 외 다른 ... alum start x=11.5 y=-10etch cont x=11.5 y=-1.9etch cont x=13.6 y=-1.9etch done x=13.6 y=-10etch alum

  리포트 | 12페이지 | 1,000원 | 등록일 2010.06.12

  다운로드 장바구니
• 

  [반도체공정설계] Silvaco사의 T-CAD를 이용한 LDD NMOS설계 (LDD N-MOS)

  Semiconductor Process DesignSilvaco사의 T-CAD를 이용한 LDD NMOS설계(설계기간 : 2010년 4월 12일 ~ 2010년 4월 26일)2010년 ... 설계 제한요건- 수업시간에 사용하던 기본 프로그램을 이용- Low doping 영역과 High doping 영역이 1 order 이상 차이가 나야 함- Junction depth는 ... 0.5um 내외- 그 외 다른 제한 조건 없음3.

  리포트 | 13페이지 | 1,000원 | 등록일 2010.06.12

  다운로드 장바구니
• 

  [반도체공정설계] Silvaco사의 T-CAD를 이용한 C-MOS Inverter설계 (CMOS Inverter)

  Semiconductor Process DesignSilvaco사의 T-CAD를 이용한 C-MOS Inverter설계(설계기간 : 2010년 4월 26일 ~ 2010년 5월 10일) ... trise=1e-4 pulse.width=8.33e-3 tfall=1e-4 tstop=34e-3 tstep=0.2e-4 frequency=60 trans.analy cycles=2log ... 설계 제한요건- Input 전압은 5V 혹은 12V- DC, 60Hz, 1kHz, 100kHz 각각에 대해 simulation3.

  리포트 | 22페이지 | 1,000원 | 등록일 2010.06.12

  다운로드 장바구니
• 

  토목 CAD-역 T형 옹벽구조도(shear key)

  수검번호전산응용토목제도기능사성 명(인)(분)감독확인연장시간역 T형 옹벽 구조도(SHEAR KEY)벽 체단면도철근 상세도전면후면저판일반도상면하면CCW1D13W2D25W3D25W4D13F1D19F2D22F3D19F4D19S1D13D16W5HD16D13F5F6D16D13K2S2D13D13S3K1D16W1D13S1D13HD16K1D16D13K2W5D16W4D13W2D25W3D25F1D19F5D13F2D22F6F4D19S3D13D16F3D19S2D13F5D13F6D16D19F4F1D19F2D22F3D19S3D13D13S2F5D13W4D13D16W5F5D13K2D13K1D16D16HW3D25W2D25W1D13S1D

  리포트 | 1,500원 | 등록일 2006.12.06

  다운로드 장바구니
• 

  홍익대학교 집적회로 최종 프로젝트

  < CAD Assignment #2 >1. 1비트 전가산기 논리회로 분석 및 변환Fig. 11) NAND게이트, NOR게이트 인버터만 layout할 수 있는 Microwind 프로그램 ... : 1 → 0 ) = 10ps -> 14pst _{r _{1}} ( A : 0 → 1, B : 1 → 1, Cin : 0 → 0 ) = 14ps -> 16pst _{f _{2}} ... : 0 → 0 ) = 25ps -> 22pst _{f _{2}} ( A : 1 → 0, B : 1 → 0, Cin : 0 → 1 ) = 10ps -> 16pst _{r _{2}}

  리포트 | 18페이지 | 5,000원 | 등록일 2023.09.04

  다운로드 장바구니
• 

  2019. 2 CMOS소자공학 LAYOUT설계

  }t _{pdr}Input:2.2982 TIMES 10 ^{-8}{t}_{pdf}Output:1.1428 TIMES 10 ^{-8}Output:2.3637 TIMES 10 ^{-8} ... }t _{pdr}Input:3.6994 TIMES 10 ^{-8}{t}_{pdf}Output:2.7312 TIMES 10 ^{-8}Output:3.9764 TIMES 10 ^{-8} ... 결론이번 과제를 하면서 my cad 사용법을 익힐 수 있었다.

  리포트 | 7페이지 | 8,000원 | 등록일 2021.01.26

  다운로드 장바구니