성능을 평균 25% 향상 시켰다고 합니다. [1]저희도 이 프로젝트를 통해 직접 DRAM 컨트롤러와 Scheduler를 Verilog를 이용하여 설계하였습니다. ... ■ 요약이 보고서는 Verilog를 이용한 DDR2 DRAM 컨트롤러와 memory access 순서를 바꾸어서 DRAM의 성능을 향상시키는 scheduler의 구현에 대해 다루고 ... DRAM, DRAM controller, Scheduler 3개의 module을 구현하였으며, DRAM 컨트롤러는 activate, precharge, read, write, refresh