"and gate 3입력" 검색결과 1-20 / 1,579건

• 

  기초실험1 AND, OR GATE 3주차 결과보고서-틴커캐드

  또한 5V의 전압을 인가해 실험을 진행했다.1. 2 input AND, OR Gate (1) AND Gate1번 입력 값은 함수 발생기를 사용한 것이고, 2번 입력은 3.3V, 입력값은 ... 그 이유는 실험에서 사용한 2 input AND, OR Gate, 3 input AND, OR Gate의 date sheet에서 입력값을 1로 둘 때, 전압의 평균적인 값이 대략 3.3V이고 ... AND Gate의 1번, 입력 함수를 나타낸다.

  리포트 | 10페이지 | 1,000원 | 등록일 2023.03.12 | 수정일 2023.11.29

  다운로드 장바구니
• 

  Term_Project_보고서_1조

  (FULL ADDER)에 넣어주었다. 3 input or gate의 소자를 구하지 못하여 3 개의 or gate를 사용하여 and gate에서 나온 두 값들을 or시켜주고 carry값과 ... gate)과 7432(or gate)를 사용하여 다음 74283(FULL ADDER)에 넣어주었다. 3 개의 or gate를 사용하여 and gate에서 나온 두개의 값들을 더해주고 ... 출력을 구현할 수 있었다.1)입력2)덧셈, 뺄셈3)출력3.

  리포트 | 7페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

  다운로드 장바구니
• 

  [논리회로실험] 실험1. Basic Gates 결과보고서

  L1의 불이 들어오는 조건은 실험 1-1과 같았지만 AND gate와 달리 NAND gate는 두 입력이 모두 1일 때 거짓의 값을 갖기 때문에 L1의 값이 1일 때 C의 입력값을 ... AND gate는 두 입력 모두 1인 경우에만 참의 값을 갖기 때문에 A, B가 둘 다 1이었을 때만 L1 다이오드에 불이 들어왔고, 이 때 C의 입력 값이 1일 때 L1과 L2에 ... 고찰기본적인 Logic gate들을 설계하고 각각의 gate들의 입력에 따른 출력 결과에 대해 간단히 학습했다. 3-input의 결과는 어떻게 될지 학습을 토대로 예상해본 후 실험을

  리포트 | 5페이지 | 1,000원 | 등록일 2023.05.27

  다운로드 장바구니
• 

  논리회로설계실험 2주차 XNOR gate 설계

  하나의 and gate에는 a와 b를 입력시키고, 다른 하나의 and gate에는 이전에 구한 a’과 b’을 입력시켜 ab와 a’b’을 구현할 수 있다. or gate를 이용하여 ab ... = 1’b0 && b==1’b0) 문장에는 두 입력값이 A=0, B=0 일 때 OUT = 1을 출력한다. ... AND OR gate로 설계할 수 있다.3) Verilog Implementations(코드 실행)3.1) Dataflow Modeling첫번째로 Dataflow Modeling

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  논리회로설계실험 3주차 Adder 설계

  gate에 입력하고, 그 결과를 A와 and gate에 입력한다. ... 또, B와 Cin을 and gate에 입력 후, 두 개의 결과를 or gate에 입력함으로써 Cout을 구할 수 있다.3.2) 4-bit full adder4-bit full adder는 ... -gate-level modeling과제에서 주어졌듯, AND, OR, NOT, XOR gate만을 사용 가능하다.

  리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  [논리회로실험] 실험1. Basic Gates 예비보고서

  (0)일 때 거짓- AND 게이트의 두 입력 모두 참인 경우에만 출력이 참ABC000010100111 3) OR gate (논리덧셈)- 입력 A,B, 출력 C 일 때 논리식 : C= ... 실험과정 및 예상 결과1) 실험 1-1 : 3-input AND, OR gate- 주어진 회로를 설계한다.- 출력 결과를 확인하고 진리표를 작성한다.- 다이오드의 발광여부를 통해 진리표를 ... HIGT(1), LOW(0)로 표시함2) AND gate (논리곱)- 입력 A,B, 출력 C 일 때 논리식 : C=A BULLET B- 출력 전압은 HIGT(1)일 때 참, LOW

  리포트 | 9페이지 | 1,500원 | 등록일 2023.05.27

  다운로드 장바구니
• 

  [A+] 일반 논리게이트 응용 예비보고서

  .1) 3 입력 AND 게이트를 사용할 경우.3입력 AND 게이트는 모두 3개의 입력을 가지므로, 2개의 입력만을 가지는 2입력 게이트와 직접적으로 연결할 수는 없다. ... 따라서 이러한 상황에서는 먼저 3입력 AND를 2개의 2입력 AND 게이트로 분해해야 한다.3입력 AND 게이트를 2개의 2입력 AND 게이트로 분해하려면, 아래의 그림과 같이 입력을 ... 예비 보고< 실험 목적>OR Gate, AND Gate, NOT Gate, NAND Gate, NOR Gate, XOR Gate 와 같이 논리회로에서 기본이 되는 게이트들의 기본논리

  리포트 | 16페이지 | 2,500원 | 등록일 2023.08.15 | 수정일 2023.08.18

  다운로드 장바구니
• 

  인하대 VLSI 설계 3주차 NAND,NOR,AND,OR

  Gate eq \o\ac(○,2)NOR Gate eq \o\ac(○,3) AND Gate eq \o\ac(○,4) OR Gate직접 손으로 작성한 Netlist(Pre-sim)를 ... Gate(01) Layout + Hspice( Magic Tool을 이용하여 추출한 netlist파일& tran시뮬레이션)(02) 시뮬레이션 결과 분석AND gate입력출력ABY000010100111 ... Tool을 이용하여 추출한 netlist파일& tran시뮬레이션)OR gate입력출력ABY000011101111(02) 시뮬레이션 결과 분석: 오른쪽 표는 OR gate의 진리표이다

  리포트 | 12페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.21

  다운로드 장바구니
• 

  논리회로설계실험 6주차 D Latch 설계

  SR Latch를 이용하여 D Latch를 구현하였는데, D와 EN을 AND gate에 입력시킨 결과와, D’과 EN을 AND gate에 입력시킨 결과를 SR Latch의 input으로 ... logic gates 만을 이용하여 그린 schematic은 오른쪽 그림과 같다. 3개의 not gate, 2개의 and gate, 2개의 or gate로 이루어져 있다. ... and gate, 1개의 not gate로 구현할 수 있다.이렇게 그린 두개의 schematic와 Boolean expression을 참고하면 Behavioral modeling,

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  A+ 중앙대 아날로그및디지털회로설계실습 족보 시험자료, 02 03 04 05 06 07 08 09 10

  양논리시스템: 5V를 high, 0V를 low로 설정.✅ AND gate – 입력이 모두 1일때만 1✅ OR gate – 입력이 하나 또는 둘 이상이 1이면 1✅ NOT gate – ... 입력이 1이면 0, 0이면 1✅ NAND gate – AND 출력에 NOT 연결, 입력이 모두 1일 때만 0✅ NOR gate – OR 출력에 NOT 연결, 입력이 모두 0일 때만 ... 1✅ XOR gate – 두 입력이 다를 때만 1✅ TIP[실습08]✅ RS 래치✅ Setup and hold 시간✅ Level-sensitive 래치 (NAND)-> 클락 신호로

  시험자료 | 16페이지 | 2,000원 | 등록일 2024.03.13 | 수정일 2024.03.20

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 예비보고서7

  위에 설계를 실행한 결과 일치하는 파형을 관찰할 수 있다.3) XOR GATEXOR GATE는 두 입력이 다를 때 출력이 1이 되는 회로이다. ... 실습 준비물부품스위치2 개AND gate 74HC082 개OR gate 74HC321 개Inverter 74HC042 개NAND gate 74HC001 개NOR gate 74HC021 ... 설계실습 계획서3.1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고 XNOR(Exclusive

  리포트 | 10페이지 | 1,500원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  decoder&encoder 결과보고서(기초실험1)-틴커캐드

  회로에서 and gate를 nand gate로 바꿔 실험을 진행했다. ... 이유는 gate 자체만 보았을 때, and gate보다 nand gate의 구현이 더 용이하기 때문이다. ... 멀티미터와 연결된 선, 갈색은 D0, 주황색은 D1, 파란색은 D2, 마지막으로 보라색은 D3를 의미한다.

  리포트 | 5페이지 | 1,000원 | 등록일 2022.05.03 | 수정일 2023.11.29

  다운로드 장바구니
• 

  [A+] 중앙대학교 아날로그및디지털회로설계실습 9차 결과보고서

  없었지만, AND/OR gate를 이용한 전가산기는 3-input 소자를 기준으로 설계하여 새롭게 2-input 소자를 이용한 회로의 설계가 필요하였다. ... AND/OR gate를 이용한 전가산기보다 XOR gate를 이용한 전가산기가 더 적은 수의 gate를 통해 단순하고 효율적으로 설계 할 수 있다는 것을 실험을 통해 확인하였다.전원을 ... 다음으로, XOR gate를 통해 S, AND/OR gate를 통해 Cout을 출력하는 전가산기를 설계하였다. 전가산기의 진리표와 일치하게 동작하였다.

  리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

  다운로드 장바구니
• 

  [예비보고서]중앙대학교 아날로그및디지털회로설계실습 논리함수와 게이트

  실습 준비물부품스위치 : 2개AND gate 74HC08 : 2개OR gate 74HC32 : 1개Inverter 74HC04 : 2개NAND gate 74HC00 : 1개NOR gate ... 설계실습 계획서7-3-1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR ... 있다.그림에서 빨간색과 초록색 신호가 입력이고 파랑색 신호가 출력이다.

  리포트 | 8페이지 | 1,000원 | 등록일 2023.06.23

  다운로드 장바구니
• 

  중앙대학교 아날로그및디지털회로 예비보고서7

  설계실습 계획서7-3-1 XNOR 게이트 설계 및 특성 분석AND, OR, NOT 게이트를 사용하여 각각 NAND, NOR, XOR, XNOR 게이트의 기능을 갖는 회로도를 설계하고 ... 인코더가 출력시킨 결과를 컴퓨터의 인식 과정을 거친 후, 해독하여 사람이 다시 읽을 수 있도록 하는 해독기의 역할을 한다.회로 구성은 2개의 인버터와 4개의 and gate로 이루어져 ... 분석을 진행하며 약 3V정도가 결과값으로 나타나면 이는 High의 값이고, 0V일 때는 Low이다. 5V의 출력이 아닌 3V정도가 나오는 것은 입력전압에 대해 논리 게이트를 지내며

  리포트 | 12페이지 | 2,000원 | 등록일 2024.08.06

  다운로드 장바구니
• 

  [A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 7. 논리함수와 게이트

  설정하였다NAND gate는 AND gate의 출력을 NOT gate 즉, inverter의 입력으로 연결하여 하나의 단위 회로를 구성한 것이다. ... 7-3-1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR (Exclusive ... 진리표는 와 같으며, [그림 1]과 같이 AND, NOT gate를 이용하여 NAND gate 회로도를 설계하였다.

  리포트 | 7페이지 | 1,000원 | 등록일 2023.02.06

  다운로드 장바구니
• 

  [A+] 중앙대학교 아날로그및디지털회로설계실습 7차 예비보고서

  실습 준비물실습 준비물부품스위치AND gate 74HC08OR gate 74HC32Inverter 74HC04NAND gate 74HC00NOR gate 74HC02XOR gate ... 모두 0일 때만 출력이 1이 됨을 알 수 있다.3. ... 이때의 입력 전압이 NAND 게이트의 최소 정격 전압이 된다.3. 2×4 디코더의 설계 및 특성 분석(A) 각 게이트들을 사용하여 만든 2×4 Thermometer to binary

  리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

  다운로드 장바구니
• 

  term project - ALUs (Arithmetic logic units)를 이용한 다기능 디지털 시계 설계

  And gate 진리표를 통해 555 ouput이 high일 때 stop으로 옮기게 되면 and gate에 1,1이 입력되어 7490의 14번(바 cp) 핀에 1이 입력되면 작동이 ... 멈추어 stop기능을 하게 되고 ground와 연결된 쪽으로 스위치를 입력하면 1,0이 되어 and gate output이 0이 되어 계속 작동하게 된다. 7490들의 2,3번 핀을 ... 하는 7408(and gate)의 출력을 1/10을 나타내는 7490의 14번 핀에 입력을 해준다.

  리포트 | 14페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

  다운로드 장바구니
• 

  인하대 VLSI 설계 5주차 Multiplexer

  gate로, B와 S을AND gate로 묶고 두 출력을 OR gate의 입력으로하면 2:1 Multiplexer를 구성할 수 있다. ... 이를 진리표로 나타내면 [표 3]과 같다.S0, S1Y00D001D110D211D35) Propagation Delay(전파 지연): 회로에서 입력 신호 값의 변화가 출력까지 전달되는 ... 1) Multiplexer: MUX는 Multiplexer로 신호가 2개 입력될 때 두 신호 중 하나를 선택하는 gate로 입력 신호의 개수에 따라 2:1 Mux, 4:1 Mux,

  리포트 | 8페이지 | 2,000원 | 등록일 2023.03.15

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+

  AND Gate의 동작을 확인하는 모습 (위에서부터 차례로 입력 AB의 값이 00, 01, 10, 11)- 실험 결과: 입력은 A(Button SW1), B(Button SW2) ... testbench 시뮬레이션 결과 설계한 AND Gate의 동작을 확인하는 모습 (위에서부터 차례로 입력 AB의 값이 00, 01, 10, 11)- 실험 결과: 입력은 A(Button ... testbench 시뮬레이션 결과 설계한 AND Gate의 동작을 확인하는 모습 (위에서부터 차례로 입력 AB의 값이 00, 01, 10, 11)- 실험 결과: 입력은 A(Button

  리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니