"hot well epitaxy" 검색결과 1-6 / 6건

• 

  Latch up in CMOS report

  LPT(Latch up Protection Technology)회로, Transistor간 절연장벽, epitaxial wafer, Ion implant로 retrograde well ... 0.7V이상의 전압이 인가되어 p-n junction이 on 되는 경우2) 시스템에서 각 칩들의 공급전압이 인가되는 순서가 잘못된 경우.3) Si substrate에 N-MOSFET의 hot ... CMOS에서 N-well 과 P-well이 조합되며 substrate들은 P-N-P-N, 즉, thyristor 구조를 가지게 된다.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.02.21

  다운로드 장바구니
• 

  레치업

  실리콘 기판에 N-MOSFET의 hot electron 현상에 의해 기판 전류가 흐르는 경우4. ... 현재는 LOCOS, Trench Isolation, Selective Epitaxy, Wafer Bonding, SIMOX 등이 있다. ... 조금 더 자세히 설명하자면, CMOS에서 N-well 과 P-well이 조합되며 기판들은pnpn 구조를 가지게 된다.

  리포트 | 4페이지 | 1,000원 | 등록일 2017.11.01

  다운로드 장바구니
• 

  Bridgeman 법에 의한 CdIn2Te4단결정 성장과 열처리 효과

  한국재료학회 홍광준, 이상열, 문종대

  논문 | 5페이지 | 4,000원 | 등록일 2016.04.02 | 수정일 2023.04.05

  다운로드 장바구니
• 

  latch-up에 관한 자료

  영향  very little impedance to ground contacts 전류이득 n 도 감소 노이즈 특성 향상 기판 가격 + 공정 비용 증가 Retrograde n well ... capacitance도 같이 증가 Capacitance가 커지면 한쪽을 통해서 순간적으로 높은 전압이 들어오면 양단의 전압이 일시적으로 같아지는 현상이 발생 Substrate current Hot-carrier ... process 사용Output buffer sample layoutLatch-up design rule(0.18um)Latch-up design rule(0.35um)Epitaxial

  리포트 | 11페이지 | 1,000원 | 등록일 2010.10.26

  다운로드 장바구니
• 

  Thin film Deposition(박막 제조)

  MPCVD), Plasma-Enhanced CVD(PECVD), Remote plasma-enhanced CVD (RPECVD) - Atomic layer CVD (ALCVD) - Hot ... rate (typically less than 1000 nm per minute) - low substrate temperature : Very well controlled : Grow ... Molecular-beam epitaxy(MBE) : Takes place in high vacuum or ultra high vacuum (10−8 Pa) : The slow deposition

  리포트 | 9페이지 | 1,000원 | 등록일 2008.04.03

  다운로드 장바구니
• 

  반도체 용어 정리

  well형은 단순한 resistance heated furnace방식을 사용하며 제작비가 싸기 때문에 반도체의 대량샌산용으로 가장 널리 쓰이고 있다. ... 어떤 조건에서는 화합물 반도체의 결정을 에피택셜 성장(epitaxial growth)시킬 수도 있다.* CVD (Chemical Vapor Deposition)박막을 제조하는 기술은 ... 반도체 공정이나 유사 반도체 공정에서 낮은 온도에서 산화막 형성이 필요한 경우 주로 사용하는 공정이며, 좋은 수율을 얻기 어려운 단점이 있다.일반적으로 cold wall형과 hot

  리포트 | 5페이지 | 1,000원 | 등록일 2007.10.23

  다운로드 장바구니