"latch" 검색결과 1-20 / 925건

• 

  RS-latch, D-latch 실험보고서

  실험 3: RS-Latch 및 D-Latch1.1 RS latch1.1 NOR gate (TTL IC 7402)를 사용하여 그림 1과 같이 회로를 꾸민다. ... 어떤 Latch와 결과가 같은가? RS latch와 결과가 같다.4. 1 chip D latch4.1. TTL IC 7475에는 4 개의 D latch가 들어 있다. ... D latch3.1.

  리포트 | 6페이지 | 1,000원 | 등록일 2021.04.06

  다운로드 장바구니
• 

  Latch up in CMOS report

  Latch up- Latch up이란Latch-up은 고전류, 저전압 상태로 주로 4층 P-N-P-N 구조에서 발생한다. ... 이러한 좁은 간격에서 latch up은 잘 일어났고 소자가 파괴되는 일이 발생했다. Latch up이 무엇인지 알고 이를 해결하는 방안에 대해서 알아야 할 필요가 있다.2. ... Condition of latch up4. Latch up AvoidanceLatch up effect를 방지하기 위한 기술들은 다음과 같이 다양하다.

  리포트 | 4페이지 | 1,000원 | 등록일 2022.02.21

  다운로드 장바구니
• 

  Flip-Flop과 Latch [플립플롭과 래치] D Latch에서 Flip-Flop까지

  Latch의 모습Symbol of D Latch위에 설명된 바와 같이, D Latch는 데이터를 저장하고, 입력에 따라 바꿀 수도 있다. ... 만들 때 왜 D Latch를 사용하면 안 되는지, 이유를 알아보면서 D Latch에서 개선해 D Flip-Flop을 설계해보자.D Flip-Flop 디자인D Latch가 CLK에 ... 우리는 Input 신호와 D Latch의 Q(D Latch의 output)을 비교해 전체 회로의 Output을 결정한다.

  리포트 | 8페이지 | 1,000원 | 등록일 2022.08.26

  다운로드 장바구니
• 

  반도체공정 레포트 - Latch up

  (1) Latch-up 개념CMOS 기술을 바탕으로, Inverter 회로를 아래와 같이 PMOS와 NMOS를 직렬로 연결하여 설계한다. 이처럼 구성을 하는 이유는

  리포트 | 11페이지 | 1,500원 | 등록일 2022.07.11 | 수정일 2024.06.19

  다운로드 장바구니
• 

  RS-Latch 및 D-Latch 결과보고서 A+ 레포트

  ∘ 오차 및 토의- 이번 실험에서 RS latch 및 D latch의 동작과 그 특성에 대하여 실험하였다. 4번 실험까지는 특별한 어려움이 없었지만 마지막 실험에서 회로를 구성하는데

  리포트 | 3페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  한양대 Latches & Flip-Flops

  관련 이론Latches는 기본적인 Gate 회로로 구성되는 기억 소자이다. ... 실험 목적소자와 Latches를 활용하여 Flip-Flop을 설계해본다. 또한 BreadBoard에 출력되는 결과를 확인해 결과지에 기록한다.Chapter 2. ... 기억 소자란 전원이 공급되고 있는 동안은 현재의 상태를 그대로 유지하는 소자를 뜻한다.하지만, Latches는 불안정한 상태가 있으므로 별도의 회로를 추가해 Flip-Flops를 구성했다

  리포트 | 6페이지 | 2,000원 | 등록일 2023.03.21

  다운로드 장바구니
• 

  실험3 RS-Latch 및 D-Latch 결과보고서 A+ 레포트

  이번 실험 같은 경우에는 위의 사진과 같이 TTL IC 7475 안에 있는 4개의 D latch를 전부 사용하여 회로를 구성 하였다. ... 이 실험으로 데이터의 읽기 와 쓰기에 대해 더욱 잘 이해하게 되었고 latch가 메모리 소자의 기본적인 소자가 되는 것을 잘 이해하게 되었다.

  리포트 | 4페이지 | 2,000원 | 등록일 2023.11.15

  다운로드 장바구니
• 

  4장 각종 Latch와 Flip-Flop 결과

  디지털공학실험 ? 4장, 각종 래치와 플립-플롭 결과보고서◈ 실험 결과 및 검토가. RS 래치를 구현하고 출력을 확인하여 다음의 표를 완성하라.☞ 브레드보드에 SR 래치를 구현한 모습[빨간선 - 위가 R, 아래가 S / 검정선 ? 위가 Q, 아래가 Q’]※ R = ‘L..

  리포트 | 4페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  논리회로설계실험 6주차 D Latch 설계

  강의에서 다룬 S-R Latch와 Gated S-R Latch의 modeling 방법을 참고하여 구현할 것이다. ... SR Latch를 이용하여 D Latch를 구현하였는데, D와 EN을 AND gate에 입력시킨 결과와, D’과 EN을 AND gate에 입력시킨 결과를 SR Latch의 input으로 ... SR Latch를 이용하면 더욱 간단하게 D Latch를 구현할 수 있었다.3.5) TestbenchTestbench 코드는 위와 같이 구현하였다.

  리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  4장 각종 Latch와 Flip-Flop 예비

  디지털공학실험 ? 4, 각종 래치와 플립-플롭 예비보고서1. 목적가. 기억소자의 기본 원리를 이해한다.나. 순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK, T)별로 소개하고 이들의 기본 동작, 회로 구성 및 기능표를 이해한다.2. 이론디지털 회로는..

  리포트 | 8페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  반도체 공정 레포트 - latch up (학점 A 레포트)

  Latch-up effect in CMOS목차Latch-up 이란해결방안Latch-up 이란Latch-up 현상을 알아보기 전에 CMOS에 대해 알아보면 CMOS는 PMOS 와 NMOS를 ... 수백mA 이상의 전류가 순간적으로 흘러 소자가 파괴되는 현상을 Latch Up이라 한다. 이러한 Latch Up현상에 의해 I-V 특성이 변하게 된다. ... 이러한 현상이 CMOS 내부에서도 일어나는데 이를 Latch-up 현상이라고 한다.

  리포트 | 7페이지 | 2,000원 | 등록일 2022.12.29

  다운로드 장바구니
• 

  sr latch,D,T flip-flop 예비레포트

  -SR latch래치(latch) 또는 플립플롭(flip-flop)은 1비트의 정보를 보관 또는 유지할 수 있는 회로이며 sequential logic의 기본요소이다. ... 실험 제목 [SR Latch, D Flip Flop, T Flip Flop]2.

  리포트 | 5페이지 | 1,000원 | 등록일 2022.08.21

  다운로드 장바구니
• 

  SR Latch, D Flip Flop, T Flip Flop 결과레포트

  실험 제목 [SR Latch, D Flip Flop, T Flip Flop]2. 실험 결과-sr latch-d flip-flop-t flip-flop3. ... 고찰이번 실험은 vivado을 이용해서 sr latch, d flipflop, t flipflop 의 코드를 짜고 시뮬레이션 결과를 확인하는 실험이었다. sr latch는 set과

  리포트 | 2페이지 | 2,000원 | 등록일 2022.08.22

  다운로드 장바구니
• 

  [논리회로실험] Latch & Flip-Flop 예비보고서

  실험이론1) CLK, EnableCLK(클럭) : 일정 주기를 갖는 신호 ( 시간을 알려줌 )Enable : 회로가 정상작동을 하게하거나 멈추도록 설정해주는 입력2) Latch/Latch ... 실험과정 및 예상 결과1) 실험 1 : R-S Latch with Enable- 74HC00 1개로 R-S Latch 회로를 구현한다.- Enable(C)에 1의 입력을 넣고 S와 ... Latch & Flip-Flop1. 실험목적1) 여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.05.04 | 수정일 2021.06.04

  다운로드 장바구니
• 

  인하대 fpga 4주차 latch, FF, counter보고서

  FPGA 4주차 보고서Gated D latchD_ Flip-flopRTL MAPtest_bench4bit-up counterRTL MAPtest bench4bit down counterRTL MAPtest benchtest benchfrequency dividercou..

  리포트 | 14페이지 | 3,000원 | 등록일 2020.07.07

  다운로드 장바구니
• 

  [논리회로실험] Latch & Flip-Flop - 결과보고서

  Latch & Flip-Flop1. ... 실험 과정 및 결과1) 실험 1 : R-S Latch with Enable (생략)- 74HC00 1개로 R-S Latch 회로를 구현한다.- Enable(C)에 1의 입력을 넣고 ... 고찰이번 실험에서는 Latch with enable을 직접 구성해보고 truth table을 작성하여 enable 입력 값에 따른 Latch 회로의 동작을 알아보았고 Flip-Flop

  리포트 | 6페이지 | 1,000원 | 등록일 2021.05.04

  다운로드 장바구니
• 

  논리회로실험 A+예비보고서 6 Latch & Flip-flop

  실험 이론1) Latch/Latch with enable-하나 이상의 비트들을 저장하기 위한 디지털 논리회로이다.-하나의 데이터 입력, 하나의 클럭 입력, 하나의 출력을 갖는다.

  리포트 | 6페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  D-latch,D flip-flop,J-K flip-flop 결과레포트

  실험 제목 [D-latch , D flip-flop , J-K flip-flop]2.

  리포트 | 2페이지 | 2,000원 | 등록일 2022.08.22

  다운로드 장바구니
• 

  논리회로실험_A+결과보고서_6_Latch & Flip-flop

  그리고 S와 R값이 둘 다 0값일 때 Latch의 역할인 저장한 값()을 출력한다. 구현한 Latch에서 저장한 값이란 직전 출력 값()을 의미한다. ... 구성한 회로는 Latch(비트를 저장하는 논리회로)이다. ... 실험 과정 및 결과실험 1) R-S Latch with Enable⇒실험1은 4개의 2-input NAND gate를 1개의 74HC00칩(2-input NAND gate)을 이용하여

  리포트 | 8페이지 | 1,000원 | 등록일 2020.10.09

  다운로드 장바구니
• 

  아주대 논리회로실험 실험6 Latch & Flip-Flop 예비보고서

  실험 이론1) Latch / Flip-Flop- Latch와 Flip-Flop은 순차 회로를 구성하는 기본적인 요소로, 기억소자이다. ... 기존 S-R Latch회로에서 이전 출력값을 첫 번째 NAND gate에 입력으로 대입하여 불안정한 출력을 해결하였고, 그 외의 동작은 S-R Latch와 같다. ... Latch와 Flip-Flop은 Logic gate 와 귀환 루프를 사용하여 귀환 순차 회로로 Latch의 경우 Flip-Flop과 동작은 유사하지만, 클럭 신호의 변화없 이 언제든지

  리포트 | 10페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

  다운로드 장바구니