"modulo-N" 검색결과 1-20 / 108건

• 

  충북대학교 전자공학부 기초회로실험 반가산기와 전가산기 예비 보고서

  따라서 exclusive-OR 게이트는 때때로 1/4가산기라 불린다. exclusive-OR 동작은 또한 2 덧셈법(modulo-2 addition)이라고도 불린다.두 개의 2진수 ... B _{n}C _{n-1}S_{ n}C_{ n}0000000110010100110110010101011100111111◆ 실험준비물(1)전원공급기(GW GPC-3020A) 1대(2) ... Adder) : A, B 두 입력 외에 앞단으로부터 1개의 자리올림수도 동시에 가산을 할 수 있는 회로로서 아래와 같이 두 개의 반가산기와 1개의 OR 게이트로 구성할 수 있다.A_{ n}

  리포트 | 4페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15

  다운로드 장바구니
• 

  [방송통신대학교]이산수학_동영상강의,기출_핵심요약노트

  | = 3 (천정함수는 위로 감싸져 있는 모양)|-2.6| = -2* 나머지 함수(modulo function)n을 m으로 나누었을 때 : n mod m으로 표기함★n을 m(음수)으로 ... 나누었을 때 : n - m * (바닥함수(n / m))5 mod 3 = 25 mod -3 = 5 - (-3) * (-2) = -1-5 mod -3 = -5 - (-3) * 1 = ... = 1 (n이 0일 때)n이 1보다 크거나 같을 때는 1 * 2 * ... * n* 바닥함수(floor function) -> 버림 느낌인듯|2.6| = 2 (여기서 절대값 같은 표시는

  방송통신대 | 23페이지 | 3,000원 | 등록일 2023.04.09

  다운로드 장바구니
• 

  정보통신개론(1~5번 과제) 첨부파일 이미지를 확인하여, 과제를 수행하세요.(5문제 중 4문제 택) - 주어진 5문제 중 4문제를 선택하여 풀어 제출하시오.(A4 5p 이내)

  전송 비트 중 1,2,4,8,16,32,64....2 ^{N}번째를 오류 검출을 위한 패리티 비트로 사용하며, 나머지 비트를 정보 비트 영역으로 사용함.5. ... 생성 다항식 최고 차수가 5, 100011101 의 뒤에 0을 5개 붙임. 100011101 + 00000 이 메시지를 생성 다항식 110011로 MODULO2 로 나누고 나머지가 ... {4}X ^{3}X ^{2}X ^{1}X ^{0}110012.생성 다항식 최고 차수가 4, 11000110 뒤에 0을 4개 삽입3.확장 데이터를 CRC발생코드 11001로 나눔4.MODULO

  리포트 | 7페이지 | 2,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  조선대학교 컴퓨터구조 2024 5장(기말) 개념 문제

  고정된 특정 엔트리에문제 2:n-방향 세트 연관 캐시에서 각 세트는 몇 개의 엔트리를 포함합니까? ... 완전 연관 캐시는 비교기를 사용하지 않음B. n-방향 세트 연관 캐시는 비교기를 사용하지 않음C. ... (Block number) modulo (엔트리 수)B. (Block number) modulo (세트 수)C. (Block number) 나누기 (엔트리 수)D.

  시험자료 | 111페이지 | 3,000원 | 등록일 2024.06.11 | 수정일 2024.06.13

  다운로드 장바구니
• 

  [서울시립대] A+ 전자전기컴퓨터설계2(mealy,moore,코드포함) 7주차예비레포트

  Active Low, Synchronous with Clock)Up/Down: External DIP Switch 1 (High→Up / Low→Down)Output : LED 1~8 (Modulo ... up/down counter with synchronous reset-. ... You must obtain exact simulation results.-.

  리포트 | 14페이지 | 1,000원 | 등록일 2021.12.30

  다운로드 장바구니
• 

  디지털 시계 설계 설계보고서(충북대 및 타 대학교)

  표시기 디코더, module-N 카운터 등이 필요하다. modulo-N 카운터의 종류는 6진 카운터, 10진 카운터, 12진 카운터가 필요한데 7장 동기식 카운터에서 배운 대로 설계를 ... 디지털 시계 전체 블록도2) 동기식 modulo-N 카운터 설계① 각 자리별 카운터 증가 시점초일의자리 10진 카운터 증가시점1Hz 클럭이 인가될 때십의자리 6진 카운터 증가시점초의 ... 코드를 정보화하는 회로- n비트의 2진수는 (2 ^{n})의 정보를 담음② BCD-7 세그먼트 디코더 : 숫자 표시 전용 장치③ 시간을 표시하기 위한 디코더 설계- 방법 1 : 디코더는

  리포트 | 18페이지 | 2,500원 | 등록일 2020.11.19 | 수정일 2020.12.04

  다운로드 장바구니
• 

  주어진 5개의 문제중 3개를 선택해서 푸는 정보통신개론 총괄과제

  )- Modulo-2 덧셈기(Modulo-2 Adder)- 병렬-직렬고 서적 ... 전송 비트 중 1,2,4,8,16,32,64....2 ^{N}번째를 오류 검출을 위한 패리티 비트로 사용하며, 나머지 비트를 정보 비트 영역으로 사용한다. ... 이제 확장 데이터를 CRC발생코드 11001로 나누다MODULO-2로 나누고 나머지가 발생하면 나머지의 비트수를 전송할 정보11000110 뒤에 붙여서 전송한다.11001 /11000110

  리포트 | 8페이지 | 3,000원 | 등록일 2020.11.16 | 수정일 2020.11.24

  다운로드 장바구니
• 

  전송계층보안(TSL, Transport Layer Security) 개념, 역사, 장단점, SSL차이점, 공격, 알고리즘(발표PPT)

  Any oversized private exponents not meeting this criterion may always be reduced modulo λ ( n ) to obtain ... Computedards such as FIPS 186-4 may require that d λ ( n ) . ... keys before any data is excwhen it comes to either not using secure authentication or any encryption --

  리포트 | 29페이지 | 3,000원 | 등록일 2023.04.05

  다운로드 장바구니
• 

  주어진 5문제 중 4문제를 선택하여 풀어 제출하시오 다음과 같은 (12,8) 해밍 부호에서 기수 패리티라고 가정하고 비트를 결정하는 방법에서 정보비트를 이용하는 방법과 비트구성열을 이용하는 방법을 사용하여 패리티 비트를 구하시오

  0011> 11001 / 110001100000 (Modulo-2 연산과정)> FCS= x+1 = 0011 (4비트)>전송 코드= 정보코드+CRC비트(FCS) = 11000110 ... 정보통신개론 과제-과목 : 정보통신개론-학번 :-이름 :- 주어진 5문제 중 4문제를 선택하여 풀어 제출하시오. ... = x¹³+x⁹+x⁸+x⁷+x⁵3) 생성 다항식 이진 코드로 변환G(x) = x⁵+x⁴+x+1 →1x⁵+1x⁴+0x³+0x²+1x+1 = 110011=> P(x)’ / G(x)를 Modulo

  리포트 | 10페이지 | 8,000원 | 등록일 2022.02.21

  다운로드 장바구니
• 

  시립대 전전설2 A+ 6주차 예비레포트

  비트의 직렬입력/병렬출력 레지스터는 N개의 클럭이 발생하는 데이터에 의해서 병렬 데이터가 결정된다.Shift register같은 동작을 함9) 4-bit SIPO Register4비트 ... counter를 설계하고 시뮬레이션(적당한 입력 시퀀스 사용) 후 장비 동작 확인하시오.CLK은 1Hz입력 (전용 클럭 포트 사용, Pin 번호 B6)출력: LED1~4 (LED1이 MSB, modulo ... 병렬출력 레지스터직렬입력/병렬출력 레지스터SIPO(Serial Input Parallel Output) Register직렬 데이터의 입력을 받아 병렬의 데이터를 출력하는 기능을 함N

  리포트 | 30페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  N체분계수기와 10진 계수기

  말하며, modulo-N 카운터는 N개의 상태를 갖는 카운터를 말한다.< 그림 4. ... 2 >의 동작이 BCD카운터로 동작하는지를 증명하기 위해 매 클록 펄스마다 각 플립플롭이 동작하는 2진 상태의 타이밍도를 < 그림 3 >으로 나타내었다.< 그림 3 >4) 동기식 modulo-N ... 이와 같이 N개의 서로 다른 계수상태를 갖는 계수기를 N체분 계수기 또는 N법 계수기라 하면 Mod-N 계수기라고도 한다.1) 비동기식 N진 카운터- 비동기 카운터로 N진 카운터를

  리포트 | 6페이지 | 1,500원 | 등록일 2010.05.23

  다운로드 장바구니
• 

  [공학]modulo-6 카운터 프로젝트

  상태가 반복되는 순차회로를 말하며, modulo-N 카운터는 N개의 상태를 갖는 카운터를 말한다.카운터 상태천이도아마도 가장 흔한 형태의 카운터는 n비트 이진 카운터(n-bit binary ... 본론2.1 카운터▶ 동기식 modulo-N 카운터카운터란 일반적으로 아래 그림의 상태천이도에 나타낸 것과 같이 클럭펄스(clock pulse)가 하나씩 인가될 때마다 미리 정해진 순서대로 ... -6 카운터의 회로도이다.modulo-6 카운터 회로도▶조합 논리 회로modulo-6 카운터에서 나온 3가지 신호를 가지고 다시 4개의 신호로 재구성했다.

  리포트 | 5페이지 | 1,000원 | 등록일 2006.11.30

  다운로드 장바구니
• 

  [기초전자회로실험2] FPGA Board를 이용한 FSM 회로의 구현 예비보고서

  Modulo-n 카운터- N개의 상태를 갖는 카운터. 즉, 최대 N개까지 계수(計數) 가능.? ... Up-Counter 0~7까지JK Flip-Flop 여기표3-bit Up-Counter3-bit Up-Counter 상태표1) 상태 다이어그램으로 나타냄2) 상태표를 작성3) 여기표를 ... 0- J-K flip flop를 toogle 상태로 만들어준다.

  리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

  다운로드 장바구니
• 

  [기초전자회로실험2] "Asynchronous Counter / Design of Synchronous Counters" 예비보고서

  Modulo-n 카운터- N개의 상태를 갖는 카운터. 즉, 최대 N개까지 계수(計數) 가능.? ... 0- J-K flip flop를 toogle 상태로 만들어준다. ... 15Ripple up counter using J-K flip flop- J-K flip flop를 toogle 상태로 만들어준다.

  리포트 | 7페이지 | 1,500원 | 등록일 2019.03.25 | 수정일 2019.03.29

  다운로드 장바구니
• 

  데이터 통신 정리본

  (특정한 숫자로 떨어지기 때문)(2)Modulo-2 Arithmetic: Exclusive 연산과 같다!(서로 같음=0, 다름=1)? ... X ^{n-k}=Q(X)P(X)+R(X): (n-k) bit만큼 비워줌(공간 생성)?M(X)? ... R: (n-k)-bit frame check sequence(FCS)?T:2 ^{n-k}?MOPLUS R?

  시험자료 | 6페이지 | 1,500원 | 등록일 2019.03.04

  다운로드 장바구니
• 

  디지털실험 - 실험 3. 2비트 전가산기 예비

  따라서 exclusive-OR 게이트는 때때로 1/4가산기라 불린다. exclusive-OR 동작은 또한 2 덧셈법(modulo-2 addition)이라고도 불린다.두 개의 2진수 ... B _{n}C _{n-1}S _{n}C _{n}00000001100101001101100101010111001111112. ... 실험 이론- 목 적1) 반가산기와 전가산기의 원리를 이해한다.2) 가산기를 이용한 논리회로의 구성능력을 키운다.- 이 론1) 2진 연산(Binary Arithmetic)2진수 체계는

  리포트 | 9페이지 | 1,500원 | 등록일 2017.04.02

  다운로드 장바구니
• 

  chap9 데이터 링크 제어

  Protocol, the sequence numbers are modulo 2m, where m is the size of the sequence number field in bits.Go-Back-N ... 보낸 것 중 N번째에 오류 발생이 있었다면 N번째부터 다시 보낸다.Figure 9.12 Send window for Go-Back-N ARQThe send window is an abstract ... ARQ is a special case of Go-Back-N ARQ in which the size of the send window is 1.NoteSelective Repeat

  리포트 | 89페이지 | 1,000원 | 등록일 2017.12.14

  다운로드 장바구니
• 

  <컴퓨터 구조 및 설계>5장 메모리 계층구조

  n+m+2) 이고 유효 비트 크기는 1이다.따라서 이다.하지만 일반적으로 유효비트크기와 태그 필드의 크기는 제외하고 따진다.Block Size Considerations공간적 지역성을 ... 캐시로 가져오게 된다.Direct Mapped Cache각 메모리의 위치가 캐시 내의 정확히 한 곳에만 사상되는 캐시 구조블록을 찾기 위한 사상 방식: (Block address) modulo ... 구조와 단순한 캐시 형식을 취한 빠른 임베디드 마이크로 프로세서이다.-12단계의 파이프라인으로 구성.

  리포트 | 11페이지 | 1,000원 | 등록일 2019.07.29 | 수정일 2019.10.12

  다운로드 장바구니
• 

  디지털시계 만들기 회로도

  디지털 시계 전체 블록도(1) 동기식 modulo-N 카운터 설계이제부터 카운터를 설계해 보자. 이미 modulo-6 카운터, BCD 카운터는 설계를 했었다. ... 에 나타낸 디지털 시계의 전체 블록도를 보면 시간 표시를 위한 7세그먼트 표시기를 비롯하여 BCD-to-7세그먼트 디코더(TTL 7447), 12시간 표시기 디코더, modulo-N ... 카운터 등이 필요하다. modulo-N 카운터의 종류는 6진 카운터 10진 카운터, 12진 카운터가 필요한데 각각의 특징에 대해 알아보자.

  리포트 | 18페이지 | 2,000원 | 등록일 2015.01.22

  다운로드 장바구니
• 

  아주대학교 논리회로 HDL프로젝트 100점만점보고서 상세설명 + CODE포함

  뿐만 아니라 카르노맵의 아래와 같이 2의 n승 개로 묶어 간소화된 논리식(Minimizing SOP)을 구할 수 있다.VDHL를 구현 시 각 output의 최소식을 활용하면 decoding ... (학번/67)값으로 결정한다.modulo(201122145/67) = 4 (201122145를 67로 나누었을 때의 나머지)기존 7segment의 일반적인 순서인 0을 4로 시작하여 ... 표시 방식을 바탕으로 8bit의 입력 Code에 대해 Seven Segment 방식으로 14ibt의 출력 Code를 나타내는 Decoder를 설계한다.Segment의 LED 순서는 modulo

  리포트 | 15페이지 | 2,500원 | 등록일 2016.07.09 | 수정일 2016.07.11

  다운로드 장바구니