"netlist 작성" 검색결과 1-20 / 69건

• 

  인하대 VLSI 설계 3주차 NAND,NOR,AND,OR

  이러한 차이가 발생한 원인은 Magic tool을 이용한 netlist에는 기생 커패시터가 있고 직접 작성한 netlist에는 기생 커패시터가 없기 때문이다. ... Magic Tool에서 추출한 netlist의 기생 소자 코드들을 분석하여 직접 작성한 netlist에 기생 소자에 해당하는 코드들을 넣고 그래프를 다시 돌려보니 모서리 부분의 오류가 ... Gate eq \o\ac(○,2)NOR Gate eq \o\ac(○,3) AND Gate eq \o\ac(○,4) OR Gate직접 손으로 작성한 Netlist(Pre-sim)를

  리포트 | 12페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.21

  다운로드 장바구니
• 

  인하대 VLSI 설계 6주차 Flip-Flop

  Netlist를 손으로 직접 작성한 경우도 같은 결과를 확인할 수 있었다. ... 경우가 직접 netlist를 작성한 경우보다 출력 Q의 값이 튀는 부분이 적고 깔끔한 파형이 나왔는데 그 이유는 Post-sim의 경우 netlist에는 기생 커패시터에 해당하는 ... 파일 & tran 시뮬레이션 → CLK 입력: 125MHz(주기: 8ns)(02) 직접 손으로 작성한 netlist 파일 & tran시뮬레이션→ CLK 입력: 125MHz(주기:

  리포트 | 8페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.22

  다운로드 장바구니
• 

  인하대 VLSI 설계 5주차 Multiplexer

  따라서 netlist 작성 시에 회로의 종류마다 알맞은 주파수를 고려하여 설계해야 한다. ... 두 결과 사이에 차이가 있다면 그 원인은 직접 작성한 netlist에는 기생 커패시터에 해당하는 코드가 없지만 Magic Tool에서 netlist를 추출하는 과정에서는 기생 커패시터가 ... 이번 실습에서는이 중 2:1 Mux와 4:1 Mux의 Layout을 그리고 netlist 작성 후 시뮬레이션 결과가 잘 나오는 지 확인하였다.2) 2:1 Multiplexer eq

  리포트 | 8페이지 | 2,000원 | 등록일 2023.03.15

  다운로드 장바구니
• 

  인하대 VLSI 설계 4주차 XOR

  gate입력출력ABY000011101110위 [그림 5], [그림 6]의 그래프는 각각 Magic Tool을 이용해 추출한 netlist(post-sim), 직접 손으로 작성한 netlist ... 250MHz → T = 4nsXOR gate입력출력ABY000011101110(02)직접 손으로 작성한 netlist 파일 & tran시뮬레이션(주기-A: 2ns, B: 4ns)XOR ... B’)이 아니라 = AB’ + A’B를 기준으로 작성하였다., Input A, B의 주파수와 주기는 다음과 같이 설정했다.Input A: 500MHz → T = 2nsInput B:

  리포트 | 9페이지 | 2,000원 | 등록일 2023.03.15 | 수정일 2023.03.22

  다운로드 장바구니
• 

  인하대 VLSI 설계 2주차 inverter

  파일, 직접 작성한 netlist 파일에 대해 각각 DC/Transient Analysis 그래프를 그렸다. ... 9.09fF.op.tran 1n 10u.probe.end eq \o\ac(○,2) dc, tran 시뮬레이션(03)직접 손으로 작성한 netlist 파일 & dc, tran시뮬레이션 ... (Pre-sim) eq \o\ac(○,1) 직접 손으로 작성한 netlist 파일(+손으로 ated from INVERTER.ext - technology: scmos.lib "C:

  리포트 | 12페이지 | 1,000원 | 등록일 2023.03.15 | 수정일 2023.03.18

  다운로드 장바구니
• 

  7주차 예비 보고서 17장 회로 모의 실험

  (PSpice Netlist : ?Vxxx 노드1 노드2 SIN? ... 오프셋전압 교류전압크기 주파수 전압지연시간 뎀핑팩터값 교류위상)DC 및 AC 속성 값을 같이 사용할 경우(PSpice Netlist : Vxxx 노드1 노드2 DC DC해석_전압값 ... (Pspice Netlist: Vxxx 노드1 노드2 DC TIME 해석 및 DC해석 전압값 AC해석 전압위상)- VSIN은 Time해석에서 교류 전압원으로 주로 사용된다.AC속성값을

  리포트 | 4페이지 | 2,000원 | 등록일 2023.02.24 | 수정일 2023.03.14

  다운로드 장바구니
• 

  전자회로실험 실험1.Pspice 이론 및 실습 예비 보고서

  회로를 바탕으로 netlist 작성2. Simulation 환경설정. (인가신호, 해석방법(dc, ac, tran ect.), 모델 파라미터)3.

  리포트 | 6페이지 | 2,000원 | 등록일 2022.12.06

  다운로드 장바구니
• 

  인하대 vlsi 3주차 nand,nor,and,or

  Magic tool을 이용해 NAND, NOR, AND, OR gate를 구성하였다.1.NAND, NOR gateCmos logic gate설계시 Pull-down network와 Pull-up network의 특성에 의해 출력이 반전된 결과가 나오게 된다. 위의 그림..

  리포트 | 23페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2020.07.15

  다운로드 장바구니
• 

  인하대 vlsi 6주차 플리플롭

  이번 주차에서는 flip-flop을 layout하게된다. 이 flip-flop은 2개의 latch로 만들 수 있다. 두 장치 모두 clk을 입력받는 다는 공통점이 있다. 차이점은 latch는 clk의 신호가 1일 때 지속적으로 입력의 값을 출력으로 전달하고, flip-..

  리포트 | 10페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2020.07.15

  다운로드 장바구니
• 

  인하대학교 전자회로1 HW5

  and execute spice simulation to verify the functions of cs amplifiers.위외 같이 회로를 설계하여 netlist를 작성했다.HW5VD1 ... four cs amplifiers with the specified voltage gain.위와 같이 네개의 CS AMP를 설계하였으며, 이득은 위와 같다.3) Make a spice netlist

  리포트 | 8페이지 | 2,500원 | 등록일 2022.07.27

  다운로드 장바구니
• 

  현대모비스 자소서

  먼저 ORCAD를 이용하여 IC의 부품 라이브러리를 작성하고 회로를 그린 후 Netlist를 작성하였습니다. ... 이렇게 작성된 Netlist를 PADS로 넘겨주어 PADS에서 레이아웃 작업을 하였습니다.기판 설계는 기판 사이즈, 주요 IC 배치, 배선 폭, 노이즈 등 고려해야 할 것이 많았습니다 ... 입사 후 근무하고 싶은 분야를 작성하고, 그 분야에서 본인만의 차별화된 장점은 무엇인지, 현대모비스에 어떻게 기여할 수 있는지 작성해 주십시오.

  자기소개서 | 4페이지 | 3,000원 | 등록일 2020.11.28

  다운로드 장바구니
• 

  디집적, 디지털집적회로설계 실습과제 11주차 인하대

  작성한 layout에서 netlist를 추출하여 HSPICE로 시뮬레이션 할 수 있도록 코드를 작성해 보았다. ... 개인적으로 이전에 작성했던 subcell들(AND, OR, NAND, Inverter 등)도 netlist를 추출하여 시뮬레이션 해보았고 모두 정상적으로 작동함을 확인했다. ... Inverter의 트랜지스터 사이즈를 기준으로 작성했고 주어진 layout에서 metal간의 간격을 최소로 유지하며 작성했다.

  리포트 | 10페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  인하대 vlsi 2주차 inveter

  Inverter는 입력신호를 그대로 반전시켜서 출력단에 내보내주는 회로입니다. Pmos와 Nmos로 즉, cmos형태로 간단하게 인버터를 구성해줄 수 있는데, Vdd인 위쪽에 pmos, GND인 아래쪽에 nmos를 연결해주고 gate를 polysilicon으로 공통으로..

  리포트 | 10페이지 | 3,000원 | 등록일 2020.07.09

  다운로드 장바구니
• 

  현대자동차 자소서

  먼저 ORCAD에서 IC의 부품 라이브러리를 작성하고 회로를 그린 후 netlist를 작성했습니다. ... 이렇게 작성된 netlist를 PADS로 넘겨주어 PADS에서 기판 사이즈, 주요 IC 배치, 배선 폭, 노이즈 등을 고려해서 기판을 설계했습니다. ... (수행 프로젝트/연구경력 중심 기술)※본 항목은 선택사항이므로, 희망자에 한해 작성해 주십시오.

  자기소개서 | 3페이지 | 3,000원 | 등록일 2020.11.28

  다운로드 장바구니
• 

  전자회로1 hspice 프로젝트

  전자회로1 프로젝트12201627_전자공학과_이영준1-1그림 1-1 회로의 netlist를 작성하고 트랜지스터 M1의 transconductance이 최댓값을 갖는 gate 전압(VIN ... , V2=0.498V일 때 Saturation region으로 들어가게 되었으며 V2=0.817V일 때 Linear(triode) region으로 들어가게 되었음을 알 수 있다. netlist에

  리포트 | 14페이지 | 5,000원 | 등록일 2023.12.17

  다운로드 장바구니
• 

  LG전자 자소서

  ORCAD는 IC의 부품 라이브러리를 작성하고 회로를 그린 후 PADS로 넘겨줄 netlist를 작성하는 것이 중요했습니다.

  자기소개서 | 2페이지 | 3,000원 | 등록일 2020.11.28

  다운로드 장바구니
• 

  VLSI 프로젝트 보고서

  기계어 코드를 실행하기 위해 실행과정을 단계별로 나누어 처리를 위한 마이크로 코드를 작성하고, 이 마이크로 코드에 의해 단계적으로 처리하는 논리회로를 말한다. ... [netlist]V1 VDD GND dc 1.8V2 sense_clk GND PWL+ 0ns 0V+ 199ns0V+ 200ns0V+ 399ns0V+ 400ns1.8V+ 599ns1.8V ... Ex) 111 -> 7, 110 -> 6[netlist]V1 VDD GND dc 1.8V2 A2 GND Pulse(0 1.8 0 10p 10p 5u 10u)V3 A1 GND Pulse

  리포트 | 50페이지 | 3,000원 | 등록일 2020.03.12 | 수정일 2020.03.16

  다운로드 장바구니
• 

  디집적, 디지털집적회로설계 실습과제 12주차 인하대

  sum에는 inverter를 연결하여 cout과 sum이 출력되도록 했다.그림4는 그림1의 CMOS Full Adder layout에서 spice 시뮬레이션을 위해 netlist 코드를 ... cout 회로에 있는 트랜지스터 width의 배, inverter 기준 3배(48칸)가 되도록 작성했다.!cout, ! ... Adder의 1.2151E-10가 Subcell을 사용해 작성한 Full Adder의 3.0761E-10 보다 작게 측정되었다.

  리포트 | 17페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  디집적, 디지털집적회로설계 실습과제 13주차 인하대

  D-FF를 지나고 Adding의 결과로 sum 4bit와 1bit COUT이 출력된다.그림8은 그림7의 4-bit RCA with DFF layout에서 spice 시뮬레이션을 위해 netlist ... 4-bit RCA with D-FF 구현구현우선 그림1은 과제 주제인 D-FF를 사용한 4-bit RCA구현을 위해 작성한 D-FF의 layout이다. ... 그림2는 작성한 Layout의 회로이다.NAND gate에 각각 4개의 트랜지스터가 사용되고 inverter에 2개의 트랜지스터가 사용되므로 D-FF을 구현하는데 총 36개의 트랜지스터가

  리포트 | 17페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  인하대 전자공학과 VLSI inverter magic layout 및 hspice simulation

  & dc, tran시뮬레이션)(03)직접 손으로 작성한 netlist 파일 & dc, tran시뮬레이션Magic tool을 이용했을 때의 netlist에는 parasitic capacitance ... 하지만 직접 netlist를 작성한 경우에는 이러한 기생 커패시터의 영향을 고려하지 않으므로 도출된 시뮬레이션 값과 같이 오차가 발생하게 된다.각 layer에 대한 설명02. ... Size로 설계한다.Grid 단위 : λ (lambda), 1 λ = 0.18um/2 = 0.09um(01) Layout(02) Hspice( Magic Tool을 이용하여 추출한 netlist파일

  리포트 | 7페이지 | 2,000원 | 등록일 2019.06.22 | 수정일 2020.08.19

  다운로드 장바구니