"preset counter" 검색결과 1-20 / 108건

• 

  논리회로설계실험 9주차 counter설계

  위에서부터 세개의 그래프는 각각 CLK, RESET, PRESET 그래프이며 아래에는 D flip flop을 이용한 ripple counter의 그래프, 가장 아래에는 JK flip ... 위에서부터 세개의 그래프는 각각 CLK, RESET, PRESET 그래프이며 아래에는 Ring counter의 behavioral modeling의 wave와 structural modeling의 ... 이때 Single counter와 Up-down counter와 같은 counter들의 modeling 방식을 참고하여 구현할 수 있다.

  리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

  다운로드 장바구니
• 

  논리회로실험 예비보고서8

  실험절차 및 예상결과-실험1) 2단 2진 counter (비동기식 counter)① 74HC08(And gate)와 74HC76(Dual J-K Flip-Flop with preset ... ·예상결과 : 실험2은 74HC08(And gate)와 74HC76(Dual J-K Flip-Flop with preset and clear)를 이용하여 동기식 counter를 직접 ... ·예상결과 : 실험1은 74HC08(And gate)와 74HC76(Dual J-K Flip-Flop with preset and clear)를 이용하여 비동기식 counter를 직접

  리포트 | 7페이지 | 1,500원 | 등록일 2020.09.18

  다운로드 장바구니
• 

  정실, 정보통신기초설계실습2 11주차 결과보고서 인하대

  우선 4번째 flip flop의 clear는 off 되어있고 preset이 1, 2, 3번 flip flop의 clear와 연결되어 있으므로 4번 flip flop의 preset은 ... 그림4는 ring counter의 동작을 타이밍도로 나타낸 것이다.그림 SEQ 그림 \* ARABIC 4 : ring counter실험 결과타이밍도를 살펴보면 펄스 입력 전 4번째 ... 원리를 이해하고 이를 이용해 ring counter 회로를 구성해 봤다.

  리포트 | 5페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  6주차-실험17 예비 - 쉬프트 레지스터

  Preset을 동작시킨 후 CLR을 high로 하고 ring counter를 동작시켜라.⇒ 쉬프트 레지스터의 마지막 D플립플롭의 출력Q가 다시 첫 번째 플립플롭의 입력 SI로 들어가도록 ... ⇒ D플립플롭을 이용한 가장 기본적인 직렬 입력- 직렬 출력 쉬프트입니다.DataCLKABCD1↑11110↑01111↑10111↑1101(2) 에서 회로를 일부 변경하여 ring counter를 ... CLEAR를 이용해 병렬 데이터 입력을 받고, mode control 신호를 논리적으로 연산을 한 후에 PRESET이나 CLEAR를 시켜서 출력 값을 변화시키면 됩니다.(3) 좌우

  리포트 | 10페이지 | 1,500원 | 등록일 2020.10.02 | 수정일 2022.10.17

  다운로드 장바구니
• 

  동기식,비동기식 카운터 예비레포트

  -Construct and test the counter. Determine the state diagram of the counter.3. ... modulus transformation of counters-study the use of IC counters and sequence truncation2) Synchronous ... 우리는 출력 상태를 디코딩하고 이 디코드된 상태를 이용하여 현재 카운트를 비동기저그올 preset 하거나 clear 함으로써 ripple 카운터의 모듈러스를 바꿀 수가 있다. ripple

  리포트 | 5페이지 | 1,000원 | 등록일 2022.08.21

  다운로드 장바구니
• 

  7주차-실험17 결과 - 쉬프트 레지스터

  Preset을 동작시킨 후 CLR을 high로 하고 ring counter를 동작시켜라.⇒ 쉬프트 레지스터의 마지막 D플립플롭의 출력Q가 다시 첫 번째 플립플롭의 입력 SI로 들어가도록 ... 상태가 시간이 지날수록 값이 하나씩 밀리는 것을확인할 수 있는 회로입니다.DataCLKABCD1↑01110↑10111↑11011↑1110(2) 에서 회로를 일부 변경하여 ring counter를 ... 따라서 CLEAR와 PRESET에 다른 값을 안주면 값이 계속 순환하게 됩니다.clock 수ABCD*************0141110⇒ 실험 (2)는 클럭 1~4가 계속 반복되는

  리포트 | 6페이지 | 1,500원 | 등록일 2020.10.02

  다운로드 장바구니
• 

  디지털회로실험 시프트 레지스터, 링카운터, 존슨카운터

  상승 엣지마다 값이 shift되는 것을 관찰 가능했다.실수 없이 성공적으로 실험을 완료하여 올바른 값을 빠르게 얻을 수 있었다.실험 2) 링 카운터(Ring counter)링카운터는 ... 늦지않게 실험을 정상적으로 마무리하기 위해선 칩만 바꾸는 것이 아니라 아예 다른 브레드보드 혹은 브레드보드의 다른 편에 연결해야겠다고 다짐했다.실험 3) 존슨 카운터(Johnson counter ... 되는지 확인한 후에 모든 Clear 단자에 5V를 인가하여 초기상 태를 조절해 준다.회로가 링 카운터로서 동작하려면Q_0 출력은 1로 만들어야 하기 때문에 나머지 플립플롭의 PR(preset

  리포트 | 7페이지 | 2,000원 | 등록일 2023.10.24

  다운로드 장바구니
• 

  8주차-실험19 예비 - 카운터 회로

  ) SN7490(9) SN74169(10) Power supply, Oscilloscope, Function Generator예비과제(1) 비동기식 카운터(Asynchronous counter ... 출력이 3, 6, 9일 때, 출력이 siren=1이 되는 회로를 설계하시오.⇒ Mod-10 counter를 만들고서 3, 6, 9를 만족하는 (0011, 0110, 1001)을 AND로 ... 011111511101411011311001210111110101010019100080111701106010150100400113001020001100000② U/D의 신호에 따라 계수기의 상태를 결정하고, (U/D를 Q에 연결) 이때의 상태도를 나타내라.⇒ (1) down counter

  리포트 | 14페이지 | 1,500원 | 등록일 2020.10.02 | 수정일 2022.10.16

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 예비 보고서

  state machine (FSM) 회로를 설계하고 분석할 수 있는 능력을 갖춘다.2) Mealy와 Moore state machine을 구분하고 각각의 특성을 이해한다.3) 비동기 counter의 ... 실험에서는 Preset과 Clear에 모두 HIGH 신호를 인가하고 실험을 진 행한다. 핀 배열은 [그림 6]과 같다. ... Preset=0인 경우 J, K 값에 관계없이 Q=1이 되고 Clear=0인 경우 J, K 값에 관계없이 Q=0이 된다.

  리포트 | 12페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

  다운로드 장바구니
• 

  충북대학교 전자공학부 기초회로실험II 예비보고서 실험 15. 플립플롭의 기능

  즉 T Flip Flop은 일종의 Binary counter로서의 역할을 한다. 별도의 IC화되어 있지 않으므로 다른 Flip Flop을 연결하여 사용하다.3. ... 구성하는데, RS latch에서는 입력단자로 출력을 set, reset시키는 기능의 set, reset 단자와 Enable 단자가 추가된 RS latch도 있으며, 경우에 따라서는 preset과 ... clear 단자가 첨가된 RS latch도 있다.(2) D Latch와 D Flip FlopD Latch와 D flip-flop은 단일입력(D: 데이터)을 갖고 있지만 출력은 두

  리포트 | 3페이지 | 2,000원 | 등록일 2020.09.19

  다운로드 장바구니
• 

  VHDL 실습 (D-FF, JK-FF, 8-bit counter) 예비

  VHDL 실습(D-FF, JK-FF, 8-bit counter) 예비보고서가. ... 이 경우 Preset 단자와 Clear 단자는 각각 비동기 PR, CLR로 부른다.그림 4-6(a)를 보면 PR 단자와 CLR 단자가 추가되어 있는데 JK 플립플롭이 정상 동작할 때는 ... 값을 유지한다.CP='H'입력 J, K에 따라 출력이 변화한다.또한 JK 플립플롭에서는 출력 Q와 Q'의 값을 CP와 무관하게 원하는 결과를 얻기 위해 출력 Q를 ‘H'로 하는 Preset

  리포트 | 5페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  충북대 기초회로실험 플립플롭의 기능 예비

  즉, T flip flop은 일종의 Binary counter로서의 역할을 한다. ... 구성하는데, RS latch에서는 입력단자로 출력을 set, reset시키는 기능의 set, reset 단자와 Enable 단자가 추가된 RS latch도 있으며, 경우에 따라서는 preset과 ... clear 단자가 첨가된 RS latch도 있다.RSQbar Q00불 변0110100111부 정(2) D Latch와 D Flip flopD latch와 D flip-flop은 단일입력

  리포트 | 3페이지 | 1,000원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  D 래치 및 D 플립-플롭, J-K 플립-플롭 예비레포트

  종속 연결된 플립-플롭들을 이용하여 주파수 분할을 수행하는 회로를 리플 카운터(ripple counter)라 한다. ... Preset 과 clear 입력은 동기인가 비동기인가?를 LOW로 놓고 클럭에는 HIGH를 인가한 후 다시 LOW로 바꿈으로써 펄스를 만들어 입력하라. ... 보고서에 관찰 내용을 정리하라.- D 플립-플롭(7) 7474는 (preset)과 (clear)로 표기되는 두 개의 비동기 입력이 있는, 상승 에지-트리거 되는 dual D 플립-플롭이다

  리포트 | 11페이지 | 1,000원 | 등록일 2022.10.09 | 수정일 2022.10.14

  다운로드 장바구니
• 

  디지털 논리회로의 응용 멀티바이브레이터

  그림 4의 회로는 리플 카운터 (ripple counter)이다. ... Preset과 clear는 다른 입력에 관계없이 출력을 결정한다. ... clear, enable을 가진 RS래치이다.

  리포트 | 12페이지 | 2,000원 | 등록일 2022.03.03

  다운로드 장바구니
• 

  [A+] 디지털공학실험 JK 플립 플롭

  예견한다.17-3회로를 관찰한 내용을 보고서에 작성한다.실험순서4 (리플 카운터)17-4의 회로를 구성한다.보고서의 도표1의 출력을 그려 넣는다.아래와 같은 2bit ripple up counter와 ... K 단자에는 논리 0을 연결하여 셋 모드로 설정한다.클럭을 LOW (not active)로 놓고 PRE와 CLR에 각각 논리 0을 동시에 설정하여 이들이 미치는 영향을 검사한다.Preset과 ... (출처 : https://www.youtube.com/watch?

  리포트 | 7페이지 | 2,000원 | 등록일 2023.11.08

  다운로드 장바구니
• 

  JK 플립플롭

  종속 연결(cascade)된 플립플롭은 리플 카운터(ripple counter) 회로에서 주파수 분할을 수행하기 위해 사용된다. ... 리플 카운터비동기식(리플) 카운터(asynchronous counter)란-각 플립플롭의 트리거 입력을 전단의 출력에 연결하여 전단의 출력이 후단의 입력으로 들어와 동작하도록 구성( ... 만약 PRE과 CLR이 모두 LOW인 경우 CLK과 입력 J, 입력 K에 상관없이 출력Q와 Q는 모두 HIGH가 된다.PRE은 PRESET이라는 의미로 출력을 1로 만들어준다.

  리포트 | 18페이지 | 4,000원 | 등록일 2021.10.13

  다운로드 장바구니
• 

  비동기 카운터, 동기 카운터 설계 예비레포트

  이러한 이유로 비동기 카운터를 리플 카운터(ripple counter)라고도 한다. ... 다시 한번 출력 파형을 관찰하여 보고서 도표 4에 그려 넣어라.(5) 7474의 비동기 clear와 비동기 preset 입력을 이용하여 카운터의 모듈러스（modulus）를 바꿀 수 ... 이 카운터의 계수는 업-카운팅(up-counting)으로 이루어짐을 알 수 있다.ripple 카운터 각 단계의 상태는 약간씩 서로 다른 시간에 변하므로, 플립-플롭의 상태가 변할 때

  리포트 | 9페이지 | 1,000원 | 등록일 2022.10.09

  다운로드 장바구니
• 

  예비보고서(4) 카운터 counter

  관련이론카운터(counter)는 플립플롭을 이용하여 계수 동작을 하도록 만든 것이다. ... 앞단 플립플롭에 두 개의CLK가 들어갈 때마다 뒷단에서는CLK가 들어오기 전에 모든 플립플롭들은 1로 PR(preset)시켜 둔다.(2) 비동기식 업/다운 카운터 _참고2비동기식 업 ... 구체적으로, 카운트-업 (count-up), 카운트-다운 (count-down), 십진, 리플 캐리 (ripple carry), 모듈러스 (modulus) N 카운터 등 각종 비동기식

  리포트 | 11페이지 | 2,000원 | 등록일 2020.10.14

  다운로드 장바구니
• 

  전기전자기초실험 Flip-flop and Counter Design 결과레포트 (영어)

  Then up/down preset counter operated as up counter, preset value was going to be 0000. ... .▶ synchronous mod-10 counter circuitSynchronous mod-10 counter circuit is counter that is counting from ... .▶ 4-bit Up/down preset counterFor up counting, we set the variable u_d=1 in the waveform of 4-bit up

  리포트 | 8페이지 | 1,000원 | 등록일 2017.12.01

  다운로드 장바구니
• 

  실험17. 쉬프트레지스터 결과보고서

  실험(2)는 (1)에서 마지막 플립플롭을 SI로 하는 ring counter였다. 역시 스위치를 누를 때마다 5v라는 Data가 오른쪽으로 이동한다. ... Preset을 처음에 L로 놨다가 바로1로 놓아 모든 플립플롭의 Q를 1로 고정하고 실험을 시작한다. 스위치를 누를 때마다 왼쪽 데이터가 오른쪽으로 이동한다. ... D플립플롭을 이용한 쉬프트 레지스터와 다른 점은 없지만 not게이트가 쓰여야 한다는 점에서 D플립플롭보단 비효율적으로 보인다.● 설계 및 고찰(1) 실험 1에서 PRESET=0으로

  리포트 | 4페이지 | 1,000원 | 등록일 2018.10.29

  다운로드 장바구니