"propagation delay 영향" 검색결과 1-20 / 59건

• 

  서강대학교 디지털논리회로실험 6주차 결과보고서

  회로와 function table은 다음과 같다.모든 latch들은 propagation delay가 존재하는데, 이로 인해 D-latch에서는 새로운 문제가 발생한다. ... 배경이론 및 실험방법Sequential logic circuit(순차논리회로)는 그 출력이 현재 입력 뿐만 아니라 이전 상태들의 영향을 받는 논리회로를 의미한다. ... Delay로 인해 clock에는 D신호에 대해서 setup time과 hold time이 존재하는데, 전자는 falling edge이전 구간

  리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

  다운로드 장바구니
• 

  디시설, 디지털시스템설계 실습과제 11주차 인하대

  진행하는 것이 영향을 주었을 거라고 생각한다. parameter만 늘리는 방식이 아닌 작은 단위의 모듈을 cascading 하는 등의 다른 방법으로 구현하는 것이 바람직할 것이다.이번 ... 모듈 내부에서 이동하는 carry는 N-1개 필요하므로 N-1비트로 설정했고 propagate신호와 generate 신호는 N비트로 설정했다. ... 이후 propagate 신호와 generate 신호의 관계식을 그대로 assign 문을 사용해 dataflow 방식으로 작성해주었다. for문을 사용해서 최하위부터 최상위 비트까지

  리포트 | 9페이지 | 1,500원 | 등록일 2021.08.31

  다운로드 장바구니
• 

  홍익대학교 집적회로 최종 프로젝트

  당연히 이를 통해 inverting stage도 줄었을 것이고, Critical path delay에도 영향이 있을 거라고 보았다.Fig. 21Fig. 22○ 파형을 분석하고, Fig ... Critical path delay 개선하기1) Critical path delay를 개선하기 위한 방법으론 기본적으로 강의록을 참고할 시, inverting stage들을 줄여서 ... 시뮬레이션을 통한 전 입출력 파형 분석1) 1비트 전가산기의 원 진리표ABCinSCout캐리 상태00000Delete0011001010Propagate01*************11001Generate11111Table

  리포트 | 18페이지 | 5,000원 | 등록일 2023.09.04

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서2

  delay): 입력이 출력으로 전달되는 시간. ... 기술의 영향력 이해: 기술과 기술의 적절한 응용 및 잠재적 영향에 대한 이해를 높인다.6. ... }(TIME propagation low to high)라고 한다.3) 실험부품1. 5V 전압원2.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  서강대학교 디지털논리회로실험 레포트 6주차

  delay의 정의를 파악하고 이 parameter가 순차 논리회로 설계에 어떠한 영향을 미치는지 알아본다.Propagation delay는 두 가지가 있다. tPLH와 tPHL가 ... Preset이 high, clear가 low일 때는 D의 값에 상관없이 Q가 LOW, 그리고 preset과 clear 모두 low인 경우에 출력이 unstable해지게 된다.2) propagation ... 이론1) sequential 회로 : 순차 논리 회로(sequential)는 그 출력이 현재 입력 뿐만 아니라 이전 상태들의 영향을 받는 논리회로를 말한다.

  리포트 | 19페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 2번 실험 예비보고서

  이 때도 정량적 시간은t _{r}과 비슷하게 전압이V _{CC}의 90%일 때부터V _{CC}의 10%일 때까지 도달하는 시간이다.Propagation Delay (전달 지연)전달 ... 노이즈의 영향을 적게 받는다고 할 수 있겠다.내부 저항값 계산CMOS 회로는 PMOS와 NMOS가 서로 합쳐진 회로다.V _{} 입력이 H가 되면 p채널이 꺼진다. ... 전달지연 (Proopagation Delay)에 대하여 확인하고 실험한다.4. CMOS의 전기적 동작 중 내부 저항 값을 확인하고 실험한다.2.

  리포트 | 7페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  D 래치 및 D 플립-플롭, J-K 플립-플롭 예비레포트

  이 시간을 전파 지연시간이라 부르며(propagation delay time), 논리 게이트의 계열에 따라 다르다. ... 세 종류 플립-플롭의 진리표가 아래 그림에 비교되어 있다.[6]논리게이트에서 입력이 출력에 영향을 미치기까지는 어느 정도 시간이 요구된다. ... 입력 데이터가 정확한 레벨에 도달하기 전까지는 출력에 영향을 미치지 못하는 에지-트리거(edge-trigger)의 개념이 마지막 실험에서 다루어진다.

  리포트 | 11페이지 | 1,000원 | 등록일 2022.10.09 | 수정일 2022.10.14

  다운로드 장바구니
• 

  제10장 래치와 플립플롭 예비보고서

  실제로는 지연시간t _{pd}(propagation delay time)이 존재한다.지연시간은 상승에지와 하강에지에서 각각 다른 값을 가진다. ... 첫 번째 G=1인 경우에 출력은입력의 영향을 받고 있음을 알 수 있고, 다음으로 G=0이 된 경우에는입력의 변화에도 출력이 영향을 받지 않음을 알 수 있다.의 타이밍도를 순차적인 표로 ... 여러 형태의 플립플롭과 래치들이 존재하는데, 이들 간의 차이점은 입력이 2진 상태에영향을 주는 방법에 있다.

  리포트 | 15페이지 | 1,500원 | 등록일 2020.02.11

  다운로드 장바구니
• 

  아주대학교 논리회로실험 실험2 CMOS의 회로의 전기적 특성 결과보고서

  delay74HC04의 datasheet에서 확인한 propagation delay이다. ... Schmitt-trigger inverter는 VT+와 VT-사이의 전압을 입력으로 받아도 출력을 바꾸지 않았다.실험 2를 통해 입력신호를 판정하는 방식만 조금 바꾸면 아날로그 신호를 noise에 영향 ... {3.06mA} =49 OMEGA 계산결과R _{p}은 이러한 값이 출력되었다.실험 4logic diagram실험 사진오실로스코프 화면분석74HC04 datasheet에서 찾은 propagation

  리포트 | 7페이지 | 1,500원 | 등록일 2019.02.20

  다운로드 장바구니
• 

  아주대학교 논리회로실험 실험2 예비보고서

  delay) : 전자공학 및 디지털 회로에서, 전달 지연이나 회로 지연(gate delay)은 논리 회로에 안정되고 유효한 신호가 입력되는 순간부터 논리 회로가 안정되고 유효한 신호를 ... 특히 변압기의 자심(core)의 경우에는 중요하며 히스테리시스 효과(hysteresis effect)로부터 자심의 자화 및 비자화의 속도(빈도)에 영향을 미친다. ... caseRealistic approximationActual timing-CMOS의 전기적 동작④Capacitive load(AC 또는 Switching 특성)- CMOS의 동작속도*전달지연(Propagation

  리포트 | 9페이지 | 1,500원 | 등록일 2019.02.20

  다운로드 장바구니
• 

  아주대 논리회로실험 실험예비2 CMOS 회로의 전기적 특성 예비보고서

  이 값들은 출력 전압이 VCC의 10%와 90%가 되는 시점을 기준으로 한다.전달지연(Propagation Delay)은 입력의 변화 시점부터 그에 대한 출력의 변화 시점까지 소요된 ... 이 값들은 출력 전압이 VCC의 10%와 90%가 되는 시점을 기준으로 한다.전달지연(Propagation Delay)은 입력의 변화 시점부터 그에 대한 출력의 변화 시점까지 소요된 ... 받더라도 출력은 변화를 일으키지 않는 특성을 가져서노이즈에 강한 성질을 가지게 된다.Hysteresis(VH)VT+ - VT-입력이 노이즈에 의해 영향을 받더라도 출력은 변하지 않아

  리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

  다운로드 장바구니
• 

  실험2예비 CMOS

  대신 변화의 시작 부분은 Propagation Delay에 영향을 미친다. ... 전선은 15cm당 대략 1ns의 propagation delay를 가진다.3. ... 입력이 0V에 도달하고 Propagation Delay가 지나면 출력도 4.5V로 유지된다.

  리포트 | 6페이지 | 2,000원 | 등록일 2014.05.13

  다운로드 장바구니
• 

  NS3를 이용한 Wireless Lan에서 throughput 측정(NS3 코드 포함)

  또한, AP간의 거리에 따른 간섭이 throughput에 미치는 영향 또한 확인하였다. ... , interval time이 throughput에 미치는 영향을 시뮬레이션을 통해 확인하였다. ... delay time 과 같은 시간 혹은 그 이상의 Time slot을 가지고 있을 때 사용된다. 1-pesistent 방식처럼 지속적으로 채널을 감지하다가 채널이 비게 되는 순간

  리포트 | 17페이지 | 3,500원 | 등록일 2016.10.11 | 수정일 2016.10.27

  다운로드 장바구니
• 

  실험2결과 CMOS

  Schmitt-Trigger Inverter는 노이즈에 영향을 크게 받지 않고 delay 없이 신호를 처리할 수 있다는 것을 확인했다. ... 따라서 Propagation delay도 줄 것이고, noise가 거의 존재하지 않게 된다. ... 신호가 logic gate를 지나며 연산이 이루어질 때 Propagation delay가 생기게 된다.

  리포트 | 6페이지 | 3,000원 | 등록일 2014.05.13

  다운로드 장바구니
• 

  논리회로실험 예비 2

  여기엔 Transition time과 propagation delay가 포함된다.Transition time이란 값이 0에서 1 혹은 1에서 0으로 변할 때 걸리는 시간이다. ... 이로부터 상승하는 데 걸리는 시간은t _{r}, 하강하는 데 걸리는 시간을t _{f}이라고 명명한다.propagation delay는 이에 추가하여 입력 신호가 출력신호까지 전달되는데 ... 인버터의 경우t _{pHL}은 입력신호가 상승이 출력의 하강에 영향을 미칠때까지 걸리는 시간이고 그 값은 각 펄스가 시작되는 시각의 차이이다.

  리포트 | 11페이지 | 1,500원 | 등록일 2016.09.04 | 수정일 2021.03.10

  다운로드 장바구니
• 

  논리회로실험 결과 8

  하지만, 클럭을 공유하고 있지 않기 때문에 값이 전달되면서 Propagation delay가 필연적으로 발생하게 된다.회로는 간단하며, J-K F/F의 연속적인 나열로 구성된다. ... delay가 필연적으로 발생한다. ... 하지만, 우리 실험에선 소규모 동작이기 때뭉에 이러한 전송지연이 실제로 영향을 미치진 않았다.

  리포트 | 11페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2020.11.07

  다운로드 장바구니
• 

  경북대학교 전자공학실험1 올A+ 결과보고서 9장

  .-> S=R=1에서 S=R=0으로 바뀔 때 Q=1,bar { Q}=0으로 값이 나왔다.이것은 R 쪽의 propagation delay 가 짧다는 것이므로, R쪽에 Inverter를 ... time의 영향DQbar { Q}0*************1111001→실험결과가 왼쪽의 표와 같이 나왔다.회로에서 D=1이면 C도 1이 되고 Q의 값은 1이 되고, D=0이면 C도 ... NAND 게이트]와, 출력 Q 바로 앞에 Inverter를 달면) 출력 Q와bar { Q}가 0과 1이 나올것이다.즉, R - Q 사이의 신호를 인버터를 달아서 지연시키면 된다.n 소자delay

  리포트 | 11페이지 | 2,000원 | 등록일 2015.11.04 | 수정일 2022.03.28

  다운로드 장바구니
• 

  아주대학교 논리회로실험CMOS 회로의 전기적 특성예비

  -전달지연(Propagation delay)전달지연이란 논리 회로에 안정되고 유효한 신호가 입력되는 순간부터 논리 회로가 안정되고 유효한 신호를 출력할 때까지 걸리는 시간이다. ... -천이시간(Transition time)천이시간이란 동작 속도의 두 가지 요소인 천이시간(Transition time)과 전달지연(Propagation delay) 중 하나로 입력이 ... 결국엔 입력이 Abnormal 영역에서 노이즈에 의해 영향을 받더라도 출력은 변화를 일으키지 않는 특성을 가져서 노이즈에 강한 성질을 가지게 된다.

  리포트 | 3페이지 | 1,000원 | 등록일 2013.11.29

  다운로드 장바구니
• 

  실험2 예비보고서 실험 2. CMOS 회로의 전기적 특성

  delay : 소자에 입력으로 들어간 신호가 출력신호에 영향을 주기까지 걸린 시간을 말한다. ... 경계점을 입출력 신호가 지날 때를 측정하여 그 시간을 propagation delay라 하기도한다. ... 입력으로 들어간 신호가 논리회로 내부의 복잡한 회로를 거치면서 출력까지의 지연되는 시간이며, transition time도 propagation delay에 포함된다.

  리포트 | 9페이지 | 1,000원 | 등록일 2013.01.01

  다운로드 장바구니
• 

  아주대 논리회로실험 실험2 CMOS회로의 전기적 특성 예비보고서

  delay)디지털 집적회로의 신호전달 속도를 의미한다. ... CMOS의 동작속도천이시간(Transition time)변동 구간(transition segment)의 지속 시간으로서 과도 시간이라고도 한다.- CMOS의 전기적 동작전달지연(Propagation ... 하강시간과 하강 전달지연시간은 구동소자의 특성과 출력단 부하 커패시턴스의 영향을 받으며, 상승시간과상승 전달지연시간은 부하소자의 특성과 출력단 부하 커패시턴스의 영향을 받는다.MOS

  리포트 | 10페이지 | 1,000원 | 등록일 2016.09.21

  다운로드 장바구니