문서광장
테마광장
EasyAI
파트너스
로그인
회원가입
충전하기
자료등록
고객센터
통합 검색
검색
검색기록 전체삭제
마이페이지
알림
장바구니
0
swh0z
스토어
내 판매자 스토어
내 팔로우 스토어
홈
자료요청
전체자료
받은후기
전체자료
14
개
검색어 입력폼
검색
시스템해석 과제 - 문제 B-10-19, B-10-20(p.717)
썸네일을 참고해주세요.
공학/기술
|
2019.08.29
|
4페이지
|
1,000원
|
조회(110)
시스템해석
,
근궤적
,
system dynamics
미리보기
닫기
디지털논리회로실험(Verilog HDL) - 데이터 오류 정정 및 검출, 블랙잭, 계산기
평가
A+
최고예요
.데이터 오류 검출 및 정정 ◦ Parity Bit 데이터에 패리티 비트를 붙여서 1의 전체 개수가 짝수 혹은 홀수가 되도록 한다. -> 짝수 패리티 사용 ◦ 1bit 오류 검출 및 정정 시연 ..
공학/기술
|
2019.08.29
|
39페이지
|
3,000원
|
조회(491)
블랙잭
,
디지털논리회로실험
,
Verilog HDL
,
데이터 오류 검출
미리보기
닫기
디지털논리회로실험(Verilog HDL) - 8-bit Signed Adder/Substractor, Multiplier
1. 관련이론 ◉ Adders → Adds two N-bit binary numbers -2-bit adder: adds two 2-bit numbers, outputs 3-bit result -e.g..
공학/기술
|
2019.08.29
|
19페이지
|
1,000원
|
조회(353)
회로설계
,
디지털논리회로실험
,
Verilog HDL
미리보기
닫기
디지털논리회로실험(Verilog HDL) - Adders
1.관련이론 ◉ Adders → Adds two N-bit binary numbers -2-bit adder: adds two 2-bit numbers, outputs 3-bit result -e.g., 01..
공학/기술
|
2019.08.29
|
12페이지
|
1,000원
|
조회(235)
실험레포트
,
디지털논리회로실험
,
Verilog HDL
미리보기
닫기
디지털논리회로실험(Verilog HDL) - Numbers and Displays
1. 관련이론 ◉ Multiple-Output Circuits - Many circuits have more than one output - Can give each a separate circuit, or c..
공학/기술
|
2019.08.29
|
11페이지
|
1,000원
|
조회(166)
실험레포트
,
디지털논리회로실험
,
Verilog HDL
미리보기
닫기
디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop
2.실험 2.1 R-S latch ⓵ 실험목적 : Behavior 방식으로 SR Latch를 구현할 수 있다. ⓶ 실험내용 (1) Summary We will show how to make use of th..
공학/기술
|
2019.08.29
|
12페이지
|
1,000원
|
조회(199)
실험레포트
,
디지털논리회로실험
,
Verilog HDL
미리보기
닫기
디지털논리회로실험(Verilog HDL) - Characters and Displays
#process 1. Create a new QuartusⅡ project for your circuit. 2. Create a Verilog module for the 7-segment decoder. Conn..
공학/기술
|
2019.08.29
|
8페이지
|
1,000원
|
조회(148)
실험레포트
,
디지털논리회로실험
,
Verilog HDL
미리보기
닫기
디지털논리회로실험(Verilog HDL) - Real-time clock, counter
1. 관련이론 ◉ Measuring Time Between Events using an Up-Counter ⓵ Initially clear to 0. event : set cnt=1. event : s..
공학/기술
|
2019.08.29
|
8페이지
|
1,000원
|
조회(219)
디지털논리회로실험
,
Verilog HDL
,
카운터 설계
미리보기
닫기
디지털논리회로실험(Verilog HDL) -BCD counter, HEELO shifter
1.관련이론 ◉ Blocking Assignment(=) -계산과 동시에 저장이 이루어진다. ◉ Non-Blocking Assignment(<=) -선 계산, 후 저장으로 동작함 ◉ Blocking vs..
공학/기술
|
2019.08.29
|
6페이지
|
1,000원
|
조회(155)
디지털논리회로실험
,
Verilog HDL
,
bcd counter
,
HEELO ..
미리보기
닫기
디지털논리회로실험(Verilog HDL) - Switches, Lights, Multiplexors
1. 관련이론 (Multiplexor – Mux) ◉ Mux : Another populer combinational building block -Routes one of its N data inputs to i..
공학/기술
|
2019.08.29
|
6페이지
|
1,000원
|
조회(86)
실험레포트
,
디지털논리회로실험
,
Verilog HDL
미리보기
닫기
이전10개
1
2
다음10개
AI 챗봇
2024년 09월 15일 일요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
5:23 오전
아이디와 비밀번호를 잊어버렸습니다.
자료를 잘못 구매했어요. 취소가 가능한가요?
왜 10,000원을 충전했는데 12,000원 결제가 되었나요?
출금 신청 시 실명확인DB에 없는 정보라고 나와요.
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
-
주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
-
장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
9월 1일에 베타기간 중 사용 가능한
무료 코인 10개
를 지급해 드립니다. 지금 바로 체험해 보세요.
이런 주제들을 입력해 보세요.
-
유아에게 적합한 문학작품의 기준과 특성
-
한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
-
작별인사 독후감
방송통신대학 관련 적절한 예)
-
국내의 사물인터넷 상용화 사례를 찾아보고, 앞으로 기업에 사물인터넷이 어떤 영향을 미칠지 기술하시오
5글자 이하 주제 부적절한 예)
-
정형외과, 아동학대