전가산기와 BCD가산기 설계

소개글

전가산기와 BCD가산기 설계 한것입니다.
전자공학과 학생들의 도움이 될것입니다

목차

1. 주 제
2. 목 적
3. 관련 이론
4. 설계 순서
5. 소자 선택
6. 회로도
7. Simulation
8. 결과
9. Data Sheet

본문내용

Ⅰ. 실험명

전가산기와 BCD 가산기를 설계하라.

1. 명제

7483과 AND, OR, XOR 게이트를 사용하여 전가산기와 BCD 가산기를 설계한다.

2. 목적

① 전가산기와 BCD 가산기의 가산원리를 이해하고 논리게이트를 사용하여 설계한다.
② Quaturs Ⅱ 7. 1 Web Edition을 사용하는 방법을 익히고 Gate를 이용하는 방법과 소자를 이용하여 회로를 구성하는 방법과, 시뮬레이션을 실행한 후 진리표와 비교하여 오차를 확인 할 수 있다.

Ⅱ. 합성
3. 관련이론

① 전가산기 (FA : Full Adder)
‣전가산기 (full adder)는 이진수의 한 자릿수를 연산하고, 하위의 자리올림수 입력을 포함하여 출력한다. 하위의 자리올림수 출력을 상위의 자리올림수 입력에 연결함으로써 임의의 자리수의 이진수 덧셈이 가능해진다. 하나의 전가산기는 두개의 반가산기와 하나의 OR로 구성된다.

참고 자료

없음