서울시립대 전전설3 final project 예비 보고서
- 최초 등록일
- 2024.07.15
- 최종 저작일
- 2023.06
- 5페이지/
MS 워드
- 가격 3,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
"서울시립대 전전설3 final project 예비 보고서"에 대한 내용입니다.
목차
1. 문제 설명과 요구사항
2. 회로 설계
1) 전체 회로
2) 반파 정류회로 설계 과정
3) 증폭회로 설계 과정
4) source follower 설계 과정
본문내용
문제 설명과 요구사항 :
지금까지 배웠던 내용, 실험했던 내용을 바탕으로 그림1의 입출력 신호 관계를 갖는 회로를 설계한다
또한 그림 1의 회로는 다음의 요구조건을 만족해야 한다.
1)본 교과목에서 활용한 2N7000, uA741, 1N4004, 저항 캐패시터, 인덕터, 가변저항으로 회로를 구성한다.
2)입력 신호의 주파수 f는 100Hz – 10kHz 사이의 값이라고 가정하며, 입력 신호의 크기는 충분히 작을 수 있다고 가정한다.
3)출력 신호는 입력 신호와 위상 차 없이 반파 정류되어야한다.
4)가변저항을 사용하여 voltage gain이 다이얼 형태로 조절 가능하도록 설계하며 이는 최소한 10 이상이 되도록 설계한다.
5) 부하저항의 변화에도 voltage gain은 일정해야한다.(100Ω~5kΩ까지 변화 가능)
II. 회로 설계
1) 전체 회로
Op amp를 활용한 반전 증폭기, Op amp와 Diode를 활용한 반파 정류기, NMOS를 활용한 Source follower를 순서대로 직렬 연결하여 주어진 문제의 요구사항에 맞는 회로를 설계하였으며 설계 과정은 다음과 같다.
5)부하저항의 변화에도 voltage gain은 일정해야한다.(100Ω~5kΩ까지 변화 가능)
참고 자료
Adel S. Sedra, Kenneth C. Smith, Tony Chan Carusone, Vincent Gaudet, Microelectronic Circuits (8th ed.), Oxford Series in Electrical & Computer Engineering, 2021.