"전전설3" 검색결과 1-20 / 17,119건

• 

  전전설3 MOSFET 실험 1 MOSFET CHARACTERISTICS

  A. 실험 목적본 실험에서는 MOSFET의 기본 동작 원리를 살펴본다. 전류-전압 특성 및 동작 영역을 실험을 통해 확인하고 소신호 모델에 대해 학습한다.B. 실험 이론 및 과정 개략 설명NMOS의 동작은 다음과 같이 이루어진다.PMOS의 동작은 다음과 같이 이루어진다..

  리포트 | 5페이지 | 2,000원 | 등록일 2023.11.25

  다운로드 장바구니
• 

  전전설3 Diode 실험 1 Diode Characteristics

  A. 실험 목적본 실험에서는 여러 종류의 다이오드들의 동작 특성을 이해하고, I-V 특성을 측정하여 계산 결과와 비교한다.Ÿ B. 실험 이론 및 과정 개략 설명다이오드는 p-type 반도체와 n-type 반도체의 접합으로 만드는데, 이 둘의 접합면 근방에서는 재결합으로..

  리포트 | 7페이지 | 2,000원 | 등록일 2023.11.25

  다운로드 장바구니
• 

  전전설3 Diode 실험 2 Diode rectifier

  A. 실험 목적본 실험은 다이오드의 기본 기능인 정류작용에 대해 실험을 통해 이해하는 것을 목표로 한다.B. 실험 이론 및 과정 개략 설명DC 전원 공급 시스템은 교류 입력 전원을 트랜스포 머를 거쳐 원하는 전압으로 조절한 후에 다이오드를 이용한 정류회로를 통과하도록 ..

  리포트 | 11페이지 | 2,000원 | 등록일 2023.11.25

  다운로드 장바구니
• 

  전전설3 RLC 실험 1 Passive Filters

  1. IntroductionŸ A. 실험 목적First order RC 및 RL 회로를 이용한 low-pass, high-pass, 그리고 band-pass 필터들의 magnitude와 phase response 및 bode plot에 대한 이해를 높이는 것을 목적으로..

  리포트 | 5페이지 | 2,000원 | 등록일 2023.11.25

  다운로드 장바구니
• 

  전전설3 Diode 실험 3 정전압 회로와 리미터

  A. 실험 목적본 실험에서는 다이오드를 이용한 전압 레귤레이터, 클림핑 회로, 클램핑 회로, Voltage Doubler, 논리 게이트를 구성하고 그 특성을 확인한다.B. 실험 이론 및 과정 개략 설명다이오드 정류회로를 통과한 출력은 리플이 크기 때문에 전압 레귤레이..

  리포트 | 9페이지 | 2,000원 | 등록일 2023.11.25

  다운로드 장바구니
• 

  전전설2 3주차 실험 결과레포트

  결과)-LED가 작동하지 않았을 때(불이 꺼졌을 때)실험 전 예측했던 대로 3가지 방법 모두 두 개의 스위치를 모두 누르거나 누르지 않았을 때 LED에 불이 들어오지 않았다. ... 실험결과를 시뮬레이션한 결과나 실험으로 인해 나올 수 있는 모든 경우의 수는 실험 가와 같다.실험 결과)실험 전 예측했던 대로 실험 가와 같았다.라. 3가지 방법으로 Two-input ... 중 2개만 눌렀을 때의 LED의 상태를 보여주는 사진이다.- LED1(Cout), LED9(S)모두 작동할 때실험 전 예측했던 대로 3개의 스위치 모두 눌렀을 때 LED1, LED9에

  리포트 | 23페이지 | 1,000원 | 등록일 2021.11.30

  다운로드 장바구니
• 

  전전설3 Op-Amp 실험 1 Active filters

  A. 실험 목적상용 연산 증폭기를 이용한 low-pass, high-pass와 band-pass 필터 등의 active 필터에 대한 실험 및 passive 필터와의 성능 비교를 목적으로 한다.Ÿ B. 실험 이론 및 과정 개략 설명연산 증폭기와 같은 active 소자들을..

  리포트 | 4페이지 | 2,000원 | 등록일 2023.11.25

  다운로드 장바구니
• 

  전전설3 RLC 실험 2 Resonance Circuits and Filters

  A. 실험 목적Second-order 직렬 또는 병렬 RLC 회로와 이를 이용한 band-pass 필터, band-stop 필터에서 크기와 위상의 주파수 응답 특성을 측정을 통해 확인 및 이해하는 것을 목적으로 한다.Ÿ B. 실험 이론 및 과정 개략 설명RLC 회로는 ..

  리포트 | 4페이지 | 2,000원 | 등록일 2023.11.25

  다운로드 장바구니
• 

  시립대 전전설2 [3주차 예비] 레포트

  전자전기컴퓨터설계실험 ⅡPre-report3주차: Logic Design using Verilog HDL1. Introduction (실험에 대한 소개)가. ... wire와 다르다.wand 다중 구동자를 갖는 net이며 하드웨어 구현을 모델링하기 위해 사용이 된다.triand wand와 동일하게 다중 구동자를 갖는 net이며, 하드웨어에서 3상태를 ... 갖는점이 다르다.trior wor와 동일하게 다중 구동자를 갖는 net이며, 하드웨어에서 3상태를 갖는 점이 다르다.supply0 회로접지에 연결되는 netsupply1 전원에 연결되는

  리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 [3주차 결과] 레포트

  전자전기컴퓨터설계실험 ⅡPost-report3주차: Logic Design using Verilog HDL1. Introduction (실험에 대한 소개)가. ... wire와 다르다.wand 다중 구동자를 갖는 net이며 하드웨어 구현을 모델링하기 위해 사용이 된다.triand wand와 동일하게 다중 구동자를 갖는 net이며, 하드웨어에서 3상태를 ... 갖는점이 다르다.trior wor와 동일하게 다중 구동자를 갖는 net이며, 하드웨어에서 3상태를 갖는 점이 다르다.supply0 회로접지에 연결되는 netsupply1 전원에 연결되는

  리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 결과리포트 3주차

  따로 구분 지어주거나 input [3:0]a, b; 와 같이 [3:0]을 한번만 작성해주어야 했다2. ... 코드를 작성해주면서 오류가 여러번 났었는데 우선 input과 output을 설정해줄 때 input [3:0]a, [3:0]b, [3:0]c; 와 같이 작성하였을 때 syntax 오류가 ... Behavioral Modeling3) 4bit Full Adder ?

  리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

  다운로드 장바구니
• 

  시립대 전전설2 Velilog 예비리포트 3주차

  Modeling)- code시뮬레이션 결과4) 4bit Full Adder –4 1bit Full Adder (Behavioral Modeling)code시뮬레이션 결과참고 문헌전전설 ... 배경 이론1) Verilog HDL 문법- 참고문헌 1) 참고2) AND Gate- 출력은 논리 입력의 곱과 같음3) NAND Gate- AND 게이트와 NOT 연산을 조합한 결과3 ... 목적배경 이론실험 장비실험 전 과제AND GATENAND GATE실험 전 응용 과제 preview1bit Full Adder –Gate Primitive Modeling1bit Full

  리포트 | 9페이지 | 1,000원 | 등록일 2021.04.16

  다운로드 장바구니
• 

  전전설3 MOSFET 실험 2 Biasing and Common-Source Amplifier

  A. 실험 목적MOSFET을 이용한 증폭기의 biasing 방법, 소신호 모델, 그리고 이를 이용한 증폭기인 Common-Source 증폭기에 대해 학습한다.B. 실험 이론 및 과정 개략 설명MOSFET을 증폭기로 동작시키기 위해서는 적절한 DC 바이어스가 인가..

  리포트 | 4페이지 | 2,000원 | 등록일 2023.11.25

  다운로드 장바구니
• 

  전전설3 / 2 ~ 16주차 예비 + 결과레포트 묶음

  (파란 실선 = Magnitude , 빨간 실선 = phase)(a) Band-pass filter (L = 3.3mH) Figure 3. ... * Breadboard* Function generator* Oscilloscope* Resistors* Capacitors * Inductor – 3.3 mH실험 설명 Breadboard에 ... R_L = ∞ Bode plot>> Figure 4 는 Figure 3의 회로를 이론값을 통해 계산 후 도식화 한 굵은 실선과 실제 회로로 구성한 후 주파수를 바꿔가며 직접 측정한

  리포트 | 4페이지 | 10,000원 | 등록일 2022.03.21 | 수정일 2022.03.24

  다운로드 장바구니
• 

  전전설3 Op-Amp 실험 2 Non-idealities of the Op-Amp

  1. Introduction Ÿ A. 실험 목적이 실험에서는 OP-AMP의 실제 동작 특성에 대해 알아본다.Ÿ B. 실험 이론 및 과정 개략 설명실제 OP-AMP는 이상적인 동작 특성과 달리 유한한 open-loop gain과 bandwidth, slew-rate ..

  리포트 | 8페이지 | 2,000원 | 등록일 2023.11.25

  다운로드 장바구니
• 

  [서울시립대] 전전설3 전자전기컴퓨터설계실험3 10주차 MOSFET3 (결과레포트+LTspice 파일)

  "[서울시립대] 전전설3 전자전기컴퓨터설계실험3 10주차 MOSFET3 (결과레포트+LTspice 파일)"에 대한 내용입니다.

  리포트 | 8페이지 | 2,500원 | 등록일 2021.10.03 | 수정일 2021.10.13

  다운로드 장바구니
• 

  전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

  NAND Gate (52)2.3. 3-input NOR Gate (69)Ⅲ. 결론 (83)Ⅳ. ... 3'b01x3Binary-01x12'hx12Hex-xxxxxxxxxxxx8'b0000_00018Binary1000000018'bx018Binary-xxxxxx01'bzUnsizedBinary-zz ... Module(1) (07)1.1.3. Logic Value (08)1.1.4. Data Type (09)1.1.5. Operator (12)1.1.6.

  리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 3주차 결과보고서

  응용과제(1비트 전가산기 회로 Gate primitive 설계)응용과제는 1비트의 전가산기 회로를 Gate primitive 방법으로 설계하는 것이었다.1비트 전가산기는 여러 개의 ... 결과값 S는 1이고 Cout은 0이다.3. ... 실습3(행위수준 모델링을 이용한 AND 게이트 설계)실습3에서는 같은 AND 게이트를 행위수준 모델링을 이용하여 설계하는 것이다.행위수준 모델링을 사용하여 AND 게이트를 만들기에

  리포트 | 14페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  [서울시립대] 전전설3 전자전기컴퓨터설계실험3 5주차 OP-AMP3 (결과레포트+LTspice 파일)

  "[서울시립대] 전전설3 전자전기컴퓨터설계실험3 5주차 OP-AMP3 (결과레포트+LTspice 파일)"에 대한 내용입니다.

  리포트 | 8페이지 | 2,500원 | 등록일 2021.10.03 | 수정일 2021.10.13

  다운로드 장바구니
• 

  [서울시립대] 전전설3 전자전기컴퓨터설계실험3 8주차 MOSFET(결과레포트+LTspice 파일)

  "[서울시립대] 전전설3 전자전기컴퓨터설계실험3 8주차 MOSFET(결과레포트+LTspice 파일)"에 대한 내용입니다.

  리포트 | 10페이지 | 2,500원 | 등록일 2021.10.03 | 수정일 2021.10.13

  다운로드 장바구니