논리회로설계실험 D-FF , 8bit Register 설계

소개글

2010학기 논리회로설계실험 과제물로 직접 코딩한 레포트 입니다. A받은 자료입니다.

목차

1)D-FF 설계
2) 8bit Register 설계

본문내용

1)D-FF 설계
library IEEE;
use IEEE.std_logic_1164.all;
entity dff is
port( d, clk : in std_logic;
sim:/tb_dff/u1/clk sim:/tb_dff/u1/d sim:/tb_dff/u1/q1 sim:/tb_dff/u1/q q, q1 : out std_logic);
end dff;
architecture behave of dff is
begin
process(d,clk)
begin
if clk`event and clk = `1` then
q <= d;
q1 <= not d;
end if;
end process;
end behave;
library IEEE;
use IEEE.std_logic_1164.all;
entity tb_dff is
end tb_dff;
architecture behave of tb_dff is
signal s_d, s_q : std_logic;
signal s_clk:std_logic:=`0`;
signal s_q1 : std_logic;
component dff
port( d, clk : in std_logic;
q, q1 : out std_logic);
end component;
begin
이하생략

참고 자료

없음