실험5결과[1].Latch&Flip-Flop

소개글

논리회로 실험 보고서 입니다. 깔끔하고 상세하게 잘 설명해놓았구요 pspice결과도 다 첨부했습니다. A+확신합니다.

목차

없음

본문내용

.
.
- 실험을 수행하는 과정에서는 출력을 쉽게 관찰하기 위해 Function Generator 대신에 스위치를 이용해서 CLK을 넣었고, CLK 마다 LED가 반전되는 것을 관찰할 수 있었다.
그림 4 . D F/F을 이용한 T F/F의 출력파형
그림 5 . J-K F/F을 이용한 T F/F의 출력파형
- 두 회로의 차이점은 D F/F의 경우 Rising Edge에서 동작하지만 J-K F/F의 경우 CLK입력단에 Bubble 표시에서 알려주듯이 Falling Edge에서 동작한다. 그래서 두 회로를 동시에 구현한 상태에서 CLK을 넣어주면 D F/F이 먼저 반응하고 J-K F/F이 다음에 반응하는 것을 볼 수 있다.
2. 참고 사항
Pspice Simulation 관련
실험 5에서 사용된 회로들의 특성 중 공통점은 출력이 다시 입력으로 쓰인다는 점이다. 따라서 Simulation 하려고 할 때 초기값을 정하지 않으면 출력값을 알 수 없기 때문에 Simulation 결과는 ‘X’로만 나타나게 된다. Gate로만 구성된 회로에서는 출력에 결정적인 역할을 하는 Gate의 입력핀의 수를 늘려서 출력을 순간적으로 정해주고 영향을 무시할 수 있도록 신호를 제어해야 한다. 만약 IC로 구성된 경우에는 초기에 CLR 단자에 신호를 입력한 뒤에 Simulation 하거나 PRESET 핀을 활용해서 Simulation을 수행한다.

참고 자료

없음