디지털실험 3 - 2비트 전가산기 결과레포트

소개글

A+ 받은 자료들 입니다.
비고 및 고찰을 정교하게 분석하여 다양한 내용을 실었습니다.

목차

없음

본문내용

입력이 주어졌을 때, 각 출력의 자리올림과 합의 상태를 동시에 나타내어 주는 것을 위의 표를 보면 알 수 있다. 1V 미만인 mV 단위의 값들은 0이 되고, 4V 이상의 값들은 1의 결과가 나옴으로써, 시뮬레이션 결과와 값이 거의 일치하였기 때문에 잘 된 실험이었다. 약간의 오차값은 브레드 보드에 회로를 구성할 때, 리드선들의 작은 저항값들과, 측정기의 오차 범위를 생각하였을 때 0.5% 미만의 오차율이 생겼다고 볼 수 있다. 진리표는 오른쪽 두 칸에 작성되었다.

2번 실험을 통해 입력 변수인 두 개의 2진수 Ａ와 Ｂ를 더하여 합 S 와 자리 올림수 C 를 산출하기 위한 회로가 반가산기 회로인 것을 알 수 있었고, 반가산기는 덧셈을 할 때 하위의 자리로부터 올라오는 자리올림수를 전혀 고려하지 않은 상태이지만, 여러 비트로 된 수를 더할 때에는 어느 자리에서 더해진 결과 중 올림수는 더 높은 자리수의 두 비트의 덧셈에 추가되어 더해짐을 알 수 있었다.
따라서 반가산기를 이용하여 전가산기를 설계하였다면, 이 회로는 반가산기의 성질을 띄고 있다고 봐도 될 것 같다.

참고 자료

없음