아주대 논리회로실험 실험예비3 가산기와 감산기(Adder & Subtractor)

소개글

아주대 논리회로실험 최연익교수님 A+받은 레포트입니다.
한번도 배포된적 없는 100% 창작 자료입니다.
가산기와 감산기(Adder & Subtractor)예비보고서 관련 레포트입니다.
많은 도움 되시길 바랍니다.

목차

1. 이론
(1) 반가산기(Half adder)
(2) 전가산기(Full adder)
(3) 반감산기(Half-substractors)
(4) 전감산기(Full-substractors)

2. 예비보고서 문제
(1) XOR gate(IC 7486)와 AND gate(7408)을 이용하여 반가산기를 구성하여 보아라.
(2) 반가산기를 이용하여 전가산기를 구성하라.
(3) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.
(4) 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시오.
(5) 반감산기를 이용하여 전감산기를 구성하시오.
(6) 전가산기를 이용하여 전감산기를 설계하고 위의 문제 (4)에서 구성한 회로와 비교하시오.
(7) 가산기를 설계하는 방법에는 serial과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.

3. 실험 시뮬레이션
(1) 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.
(2) 반가산기를 이용하여 전가산기를 구성하고 그 결과를 확인하라.
(3) 7486, 7400을 이용하여 반감산기를 구성하라.
(4) 예비보고서 문제 5에서 구한 전감산기를 구성하여 동작 결과를 확인하라.
(5) 2-bit parallel adder와 2-bit serial adder를 구성한 뒤 각각의 입력에 대한 출력을 측정하고 결과 값을 확인하라.

본문내용

문제(4)에서 구성한 회로에 비해서 간략함을 알 수 있다. 문제(4)에서는 B와 D가 상호간에 아무런 영향을 주지 않은 회로이다. 그에 반해 위에서 구한 회로는 D를 구하는 과정중에 중간 값이 B를 구하는데 쓰인다. 시간 단축적인 면은 전자가 좋을 것이고 가격과 효율에서는 후자가 좋을 것이다.

(7) 가산기를 설계하는 방법에는 serial과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.

① serial adder

- 더하는 수와 더해지는 수의 비트 쌍들이 직렬로 한비트씩 전가산기에 전달되어 저장된 자리 올림수와 함께 덧셈이 수행되어 합과 자리 올림수를 생성하고, 생성된 자리올림수는 올림수 저장기에 저장되어 다음 자리 의 비트와 함께 덧셈을 하는 방식이다.
- 1개의 전가산기와 1개의 자리 올림수 저장기가 필요하다.
- 회로가 간단하나, 병렬 가산기에 비해 계산 시간이 느리다.

참고 자료

없음