[논리회로설계실험]1bit 비교기 와 4bit 비교기

소개글

논리회로 설계실험 보고서로써 1bit와 4bit비교기 설계입니다.
레포트작성하시는데 있어서 참고자료로 활용하세요

목차

1. 실험 내용
2. 실험 결과

본문내용

1. 실험 내용
1) 1bit 비교기
두 입력이 서로 같은지 또는 다른지를 비교하여 알려주는 회로로써 두 입력이 같으면 '1'을 출력하고, 다르면 '0'을 출력하는 회로

<중 략>

2) 4bit 비교기
① 두 입력이 같으면 EQ='1' , 나머지는 '0' 을 출력.
② A값이 B값보다 크면 AGB='1' , 나머지는 '0' 을 출력.
③ A값이 B값보다 작으면 ALB='1',나머지는 '0' 을 출력.

<중 략>

library ieee;
use ieee.std_logic_1164.all;

entity tb_comp_1bit is
end tb_comp_1bit;

architecture tb_comp_1bit_arc of tb_comp_1bit is
signal input_a : std_logic; -- 테스트에 이용 할 신호들을 선언
signal input_b : std_logic;
signal output_eq : std_logic ;
component comp_1bit -- 이용할 회로 지정
port(
a : in std_logic;
b : in std_logic;
eq : Out std_logic
);
end component;
begin
key : comp_1bit -- 지정된 회로에 선을 연결
port map(input_a,input_b,output_eq);

input_a <= '0', '1' after 200 ns; -- 입력 신호 파형을 시간 순으로 조절
input_b <= '0', '1' after 100 ns, '0' after 200 ns,'1' after 300 ns;

참고 자료

없음