결과보고서 #2- 반가산기, 전가산기 설계

목차

1. 실험 목표
2. 실험 결과
3. 고찰

본문내용

1. 실험 목표
반가산기와 전가산기의 기본 원리에 대해 이해하고, 이를 통하여 논리회로의 구성 능력을 키운다. Xilinx ISE 를 통해 4가지 방법(동작적, 자료흐름, 구조적 모델링, schematic design)에 의해 회로를 구현하고 시뮬레이션 하여 결과를 확인한다.

<중 략>

3. 고찰
(1) A4_김영관 : 매우 간단한 구조로 되어있는 반가산기는 사실 설계하기가 너무 직관적이고 단순한 구조라고 생각하였다. 실제로 동작적 모델링과 자료흐름 모델링은 어렵지 않게 코드를 짜는 것이 가능하였다. 더불어 직관적으로 그림으로 수행하는 schematic design 또한 어렵지 않게 할 수 있었다. 그러나 처음 해보는 구조적 모델링은 약간의 시행착오를 거치면서도 굳이 왜 이렇게 간단한 회로를 라벨을 붙이면서 하는지 이해가 안되었는데 그러한 의문은 전가산기를 설계하면서 바로 깨지게 되었다.

참고 자료

없음