• 파일시티 이벤트
  • LF몰 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post

*상*
개인인증판매자스토어
최초 등록일
2017.09.04
최종 저작일
2016.09
9페이지/ MS 워드
가격 1,500원 할인쿠폰받기
다운로드
장바구니

목차

I. Expected Results
II. Results
III. Discussion
IV. Conclusion
V. Reference

본문내용

 ISE Design Tool을 이용하여 AND Gate 및 1 bit Full-Adder를 설계하여, Combo-Ⅱ SE Board에서 동작을 확인 하였다. 이를 통해 Schematic 설계를 숙달할 수 있었으며, 실험을 통해 Development Tool의 작동 원리와 Programming 흐름에 대해 이해할 수 있었다. 또한 AND Gate와 1-bit Full Adder의 동작을 직접 확인해 볼 수 있었다.
 처음 Project를 생성할 때, Top-level Source Type을 Schematic으로 설정하였다. 그 후, 새로운 파일을 추가하면 Top-level source의 하위 항목으로 들어가며, 프로젝트가 실행되는 Runtime에는 추가한 하위 Source File들이 실행된다. 위의 Sequence를 이해하면 다음과 같다.

참고 자료

교안 - Lab#02 『HBE-ComboⅡ-SE』board,Lab#02 『Xilinx Spartan3』FPGA chip,『ISE』digital design tool, 서울시립대학교.
Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.
*상*
판매자 유형Bronze개인인증

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

최근 본 자료더보기
탑툰 이벤트
서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post
  • 레이어 팝업
  • 프레시홍 - 특가
  • 프레시홍 - 특가
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
AI 챗봇
2024년 07월 19일 금요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
10:55 오전
New

24시간 응대가능한
AI 챗봇이 런칭되었습니다. 닫기