VHDL 카운터 설계 및 시뮬레이션

목차

Ⅰ. 실습목적

Ⅱ. 이론
(1) SR-F/F (Set/Reset-Flip/Flop)
(2) Gated SR-F/F
(3) D-F/F
(4) Master-Slave D-F/F
(5) Master-Slave D-F/F with PRESET&CLEAR
(6) Toggled Master-Slave D-F/F
(7) JK-F/F
(8) Ripple Counter
(9) Divided-by-N Ripple Counter

Ⅲ. 실습내용 및 결과
(1) 16진 카운터
(2) 10진 카운터
(3) 5-6-7반복 13진 카운터
(4) 2-13반복 12진 카운터

Ⅳ. 실습소감

본문내용

Ⅰ. 실습목적
기억소자로 사용 중인 Flip-Flop을 구현하는 방법을 공부한다.
Flip-Flop을 이용하여 카운터(16진, 10진, 5-6-7반복 3진, 2-13반복 12진)의 VHDL 코드를 짜보고 쿼터스를 통해 시물레이션 돌린 뒤 실습보드에 다운 받아 그 결과를 확인한다.
또한, VHDL의 문법 반복문 process문과 if문을 이해한다.

Ⅱ. 이론
컴퓨터는 연산 기능을 수행해야 되기 때문에 저장 기능을 지녀야 한다. 1비트의 정보를 저장하는 회로를 플립플롭(Flip-Flop)이라 한다.

(1) SR-F/F (Set/Reset-Flip/Flop)
SR-F/F은 NAND 게이트 두 개로 이루어져 있다. 두 개의 입력 S와 R이 있고, 두 개의 출력 Q와 /Q가 있는데 이는 보수 관계 이므로 같은 값이 나올 수 없다.
플립플롭의 출력값은 Q이고 이 값이 다른 값으로 바뀔 때까지 이 플립플롭의 저장 값이 된다.

Active Low이므로 Set가 0일 때 Q가 1이고 Reset이 0일 때 /Q가 1이 나온다.
NAND 게이트를 사용하였으므로 한 입력이 0이면 다른 입력과 상관없이 출력은 항상 1이 나온다.

참고 자료

없음