[논리회로] 래치와 플립플롭

소개글

래치와 플립플롭의 모든것
더이상은 없다...
후회하지 않으실겁니다.
의문점까지 회로도와 파형을 통해 달아놨습니다.
고찰에는 짱이죠..^^

목차

1.Latch와 Flip Flop의 차이점

2. RS Latch
2-1. 동기식 RS Latch
2-2. 동기식 D Latch

3. Flip Flop
3-1. RS Flip Flop
3-2. JK Flip Flop
3-3. D Flip Flop
3-4. T Flip Flop

4. 비동기 입력신호
【실 험】
【 의 문 점 】

본문내용

2. RS Latch
RS Latch는 두 개의 NOR 게이트를 아래 그림과 같이 한쪽의 출력을 다른 쪽의 입력에 궤한시킨 회로로서, 정상상태인 경우 출력 Q와 Q는 반대이어야 한다.
그림에서 S는 세트입력, R은 리셋입력이다. 여기서, 세트(set)와 리셋(reset)입력이 모두 1이면 Q와 Q가 서로 반대이어야 함에도 불구하고 출력 Q와 Q는 동시에 0이 된다. 이 상태에서 세트와 리셋입력이 모두 0이 되면 어느 게이트에 먼저 1이 가해졌느냐에 따라서 Q와 Q중 하나가 LO가 되므로 출력을 예상할 수 없게 된다. 그러므로 RS 래치에서는 세트와 리셋이 동시에 1인 상태는 출력이 부정이므로 금지되어 있다.
이 회로는 래치와 플립플롭의 개념을 이해하기에는 아주 적절한 회로이나 실무에서는 거의 사용되고 있지 않다. 외부로부터 입력을 가하지 않는 한 원래의 상태를 그대로 유지하므로 Latch라고 한다.

참고 자료

없음