한양대 Latches & Flip-Flops

소개글

"한양대 Latches & Flip-Flops"에 대한 내용입니다.

목차

Chapter 1. 실험 목적
Chapter 2. 관련 이론
Chapter 3. 실험 결과

본문내용

Chapter 1. 실험 목적
소자와 Latches를 활용하여 Flip-Flop을 설계해본다. 또한 BreadBoard에 출력되는 결과를 확인해 결과지에 기록한다.

Chapter 2. 관련 이론
Latches는 기본적인 Gate 회로로 구성되는 기억 소자이다. 기억 소자란 전원이 공급되고 있는 동안은 현재의 상태를 그대로 유지하는 소자를 뜻한다.
하지만, Latches는 불안정한 상태가 있으므로 별도의 회로를 추가해 Flip-Flops를 구성했다. Latches와 Flip-Flops는 CLOCK의 여부로 구별할 수도 있다.
Flip-Flops는 SR FF , D FF , JK FF , T FF로 구분할 수 있다.
각각의 Flip-Flops는 Gate 하나의 차이로 바뀌는 비슷한 구조를 띄고 있다.
SR Latch는 다음과 같다.
S는 Set = 1을 뜻하며, R은 Reset
= 0을 뜻한다. input 값이 들어가면 Q에서는 정상적인 output 값이 출력되지만 Q’에서는 반전된 값이 출력된다.

참고 자료

없음