가산기 감산기(사전, 결과 리포트)

소개글

가산기 감산기에대한 사전과 결과 리포트 자료입니다. 레포트는 A+을 맞은 자료이며, 큰 도움이 되었으면 합니다. 그리고 사진자료도 충분히 담고있습니다.

목차

목적

이론
◎ 반가산기 (HA : half adder)
◎ 전가산기 (FA :Full adder)
◎ 반감산기 (HS : half subtracter)
◎ 전감산기 (FS : Full subtracter)

결과
◎ 반가산기
◎ 전가산기
◎ 반감산기
◎ 전감산기

분석 및 토의

본문내용

목적

반가산기와 전가산기의 원리를 이해한다.
반감산기와 전감산기의 원리를 이해한다.
가산기와 감산기의 동작을 확인한다.
가산과 감산을 할 수 있는 회로를 설계하는 방법을 익힌다.

◎ 반가산기 (HA : half adder)
입력 변수인 두 개의 이진수를 더하여 합과 자리 올림 수를 산출하는 회로. 가산기의 일부를 이루는 장치이다.
입력되는 변수를 A와 B, 계산 결과의 합(sum)을 S, 자리 올림(carry)을 C라 하면 진리표는 다음과 같다.
출력 변수 S : 덧셈 후 그 자리에 존재하는 값.
자리올림수 C : 윗자리로 올라가는 값.
위의 진리표에서 2변수 입력인 A와 B에 대하여 S와 C의 카르노 도는 다음과 같다
C = A· B
합 : 1 이 되는 경우, 다음과 같은 논리식을 얻을 수 있다.
S = AB` +A` B
= A ㊉ B
자리올림 : A와 B가 모두 1 인 경우의 하나만 1 이고 나머지는 0 이므로 다음과 같은 논리식을 얻을 수 있다.

◎ 전가산기 (FA :Full adder)
n bit의 2진수 덧셈을 위해서는 아랫자리에서 올라온 자리올림을 함께 계산하여야 하는데, 즉 두 개의 2진수 A와 B에 자리올림까지 함께 더하는 회로가 전가산기이다.

참고 자료

없음