"래치" 검색결과 181-200 / 1,015건

• 

  디지털 만보기

  선택하게 되었다.7400 2개로 이루어진 SR래치 입력단에 기울기 센서를 통하여 1번과 5번 입력단에 각각 다른값을 번갈아가면서 입력한다.SR래치의 출력 값은 0 > 1 > 0 > ... SR래치순차회로의 기본요소로, 클럭신호를 사용하지 않는 비동기 기억소자이다.0과 1 신호에 의해 결과값 Q, Q’ 값이 출력된다3. ... 결과적으로 SR래치를 통해 입력값이 0, 1값이 번갈아가면서 입력되는 것을 확인하였고 그에따른 출력값 또한 0, 1값이 번갈아가면서 출력되었다.

  리포트 | 10페이지 | 3,000원 | 등록일 2023.11.07

  다운로드 장바구니
• 

  건국대학교 전기전자기초실험1 14주차 예비보고서 A+

  이와 같은 문제점을 방지하는 방법은 래치의 En 신호가 어떤 레벨을 유지하고 있는 동안에는 래치의 상태 값이 바뀌지 않고 원래 값을 유지하고 있도록 하며, En 신호의 값이 0에서 ... (플립플롭의 종류)플립플롭은 2진 정보를 저장하는 장치라는 점에서 래치와 같지만, 입력 신호에 대하여 회로가 반응하는 시점이 다르다. ... 즉, 플립플롭은 래치의 문제점을 보완하여 안정된 저장 기능을 가지도록 구성된 기억 소자로서 입력 단자의 수와 동작 특성이 서로 다른 몇 가지 종류가 있는데, 대표적인 예로는 D 플립플롭

  리포트 | 9페이지 | 5,000원 | 등록일 2024.04.14 | 수정일 2024.04.22

  다운로드 장바구니
• 

  [건국대학교 전기전자기초실험1 A+][2024 Ver] 15주차 - 예비레포트

  이와 같은 문제점을 방지하는 방법은 래치의 En 신호가 어떤 레벨을 유지하고 있는 동안에는 래치의 상태 값이 바뀌지 않고 원래 값을 유지하고 있도록 하며, En 신호의 값이 0에서 ... SR 플립플롭은 SR 래치와 마찬가지로 두 개의 입력 단자들을 가지고 있다. ... (플립플롭의 종류) 플립플롭은 2진 정보를 저장하는 장치라는 점에서 래치와 같지만, 입력 신호에 대하여 회로가 반응하는 시점이 다르다.

  리포트 | 8페이지 | 5,000원 | 등록일 2024.08.10 | 수정일 2024.08.19

  다운로드 장바구니
• 

  [서울시립대] 전자전기컴퓨터설계실험2 / Lab06(예비) / 2021년도(대면) / A+

  SR 플립플롭에 대하여 timing diagram을 그려서 비교 설명하시오.- SR 래치- SR 플립플롭- SR래치와 SR 플립플롭의 차이는 래치는 레벨 센서티브(level-sensitive ... 래치(Latch)- 2개의 NOR 게이트로 구성된 래치의 동작SETRESETOUTPUT00변화 없음10Q = 101Q = 011Invalid (Q = / Q = 0)b. ... S-R 플립플롭- S-R 래치에 클럭을 추가한 회로SRCLKQ00Q0(이전 출력값)10101011(입력 금지)c.

  리포트 | 16페이지 | 2,000원 | 등록일 2022.07.16

  다운로드 장바구니
• 

  아주대학교 논리회로실험 / 6번 실험 Latch & Flip_Flop 예비보고서

  실험 이론Latch (래치)S-R 래치 출력회로도S-R 래치 진리표래치 회로는 일반적인 플립플롭 회로와 달리 클록을 사용하지 않는 쌍안정 회로 (전기적으로 서로 다른 2개의 안정된 ... 본 실험에서는 S-R, J-K, D등 다양한 래치와 플립플롭을 다루는데, 대표적인 예라고 할 수 있는 S-R 래치는 S(Set)과 R(Reset) 기능을 수행한다고 볼 수 있는데 입력 ... 래치 회로는 궤환 기능이 있어 기본적으로는 플립플롭 회로와 같은 기능을 수행하나, 클록을 사용하지 않는다는 점에서 비동기식 순서 논리회로다.

  리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

  다운로드 장바구니
• 

  시립대 전전설2 A+ 6주차 예비레포트

  래치는 구조상 휘발성이다. ... 즉, 정보는 전원이 있을 때만 보관, 유지되며 전원이 차단되면 정보는 사라진다.2) S-R Latch2개의 NOR 게이트로 구성된 래치3) S-R Flip-FlopS-R 래치에 클럭을 ... 배경이론 및 개념1) Latch & Flip-Flop플립플롭 또는 래치는 1-bit의 정보를 보관, 유지할 수 있는 회로이며 순차회로의 기본요소이다.신호의 피드백을 이용하여 구현되며

  리포트 | 30페이지 | 2,000원 | 등록일 2024.09.08

  다운로드 장바구니
• 

  기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트

  (아래의 두 소자 A1, A2를 D 래치로 간주하자.) ... 반면, Q’에는 보수상태로 복사된다.[5]5) D 플립플롭D 래치(모든 래치)의 치명적인 단점을 꼽자면, 데이터 Q를 수정할 수 있는 상태(E = 1)에서 알 수 있다. ... 그 종류는 다음과 같다.[3]3) S-R래치 S-R 래치의 기본 동작방식은 S(Set)과 R(Reset) 그리고 상태유지이다.S = 1, R = 1에서 사용불가라는 것은 출력 Q와

  리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27

  다운로드 장바구니
• 

  4장 각종 Latch와 Flip-Flop 결과

  RS 래치를 구현하고 출력을 확인하여 다음의 표를 완성하라.☞ 브레드보드에 SR 래치를 구현한 모습[빨간선 - 위가 R, 아래가 S / 검정선 ? ... 4장, 각종 래치와 플립-플롭 결과보고서◈ 실험 결과 및 검토가. ... 같은데 이론자체가 상당히 어렵고 래치와 플립플롭의 종류도 다양해서 많이 헷갈리기 때문이다.

  리포트 | 4페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니
• 

  (A+)전기전자기초실험 발표-가 시한폭탄의 제작 및 기능 구현

  실험 원리 - 카운터 (counter )- - 래치 (latch), 플립플롭 (flip-flop)- 래치 - 입력이 변화해도 출력의 상태를 유지 ( 메모리 기능 ) 플립플롭 - 래치에 ... 적절한 입력을 가함으로써 래치의 상태를 변경시킬 수 있는 회로 - RS 플립플롭 , JK 플립플롭 , D 플립플롭 , T 플립플롭 등 - 래치 회로에 동기신호 (CLK) 를 추가한

  리포트 | 9페이지 | 3,500원 | 등록일 2020.11.15 | 수정일 2020.12.05

  다운로드 장바구니
• 

  서울시립대학교 전전설2 5주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

  이 신호가 존재하는 래치를 게이트-래치(gated latch)이라고 한다.E 신호가 없을 경우 입력의 상태가 바로 반영된다.간단한 set-reset 래치- SR NOR 래치SR 래치는 ... 따라서 게이트가 켜짐(active)되어야 입력이 출력에 반영된다.- SR NOR 래치- 게이트 D 래치D 래치는 입력을 1개로 하여 SR래치의 금지된 동작이 입력되지 않도록 구현된 ... 신호에 의한 조건 천이 래치래치에서 게이트 신호(E, EN, G)는 입력을 출력에 반영할 것인가를 결정하는 조건 입력이다.

  리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

  다운로드 장바구니
• 

  서울시립대 전자전기설계2(전전설2) 5주차 사전보고서

  이렇게 신호가 존재하는 래치를 게이트-래치라고 한다.래치의 종류는 크게는 Set-reset래치(SR래치)와 Data 래치(D래치)로 나눌 수 있는데, 바로 아래의 그림은 SR래치의 ... 즉 위 피드백 동작들을 통해 임시로 데이터를 기억하는 기능을 수행하는 것이다.D래치의 회로도는 다음과 같다.여기서 네모난 모듈로 간략화 되어있는 회로는 기존의 SR 래치이다. ... 즉 기존 SR래치의 특성을 따른다면 G=1일 때 Q와 D의 값은 같아지게 된다.

  리포트 | 10페이지 | 1,500원 | 등록일 2019.10.13

  다운로드 장바구니
• 

  부산대학교 전기전자기초실험 term project

  실험 원리 - 카운터 (counter)- - 래치 (latch), 플립플롭 (flip-flop)- 래치 - 입력이 변화해도 출력의 상태를 유지 ( 메모리 기능 ) 플립플롭 - 래치에 ... 적절한 입력을 가함으로써 래치의 상태를 변경시킬 수 있는 회로 - RS 플립플롭 , JK 플립플롭 , D 플립플롭 , T 플립플롭 등 - 래치 회로에 동기신호 (CLK) 를 추가한

  리포트 | 9페이지 | 3,000원 | 등록일 2020.11.23 | 수정일 2020.11.26

  다운로드 장바구니
• 

  (A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서6

  따라서 래치에 클럭 회로만 추가하여 플립플롭을 만들 수 있다. 이번 실험에서는 R-S, D, J-K 래치, 플립플롭의 회로를 구성하고 실제로 데이터의 저장이 가능한지 알아보았다. ... 마지막으로 J-K 래치와 플립플롭도 Gate와 IC를 통한 두 가지 실험을 했다. ... 다음으로 D 래치는 Gate를 이용해서, D 플립플롭은 제작된 IC를 이용해 실험했다.

  리포트 | 10페이지 | 1,000원 | 등록일 2021.10.24

  다운로드 장바구니
• 

  [아날로그 및 디지털 회로 설계실습] 결과보고서(과제)5

  즉, 어떤 신호가 회로에 공급되어 흐르다가 신호가 끊어지게 되면 그 신호를 잃게 되는데 플립플롭과 래치는 그 신호를 유지한다. ... -쌍안정 회로 중 1비트 저장 소자의 종류 2가지와 각 소자에 대한 특징을 간단히 정리하시오.F/F(플립 플롭) 과 Latch(래치)가 1비트의 신호를 저장하기 위해 사용한다.

  리포트 | 2페이지 | 1,000원 | 등록일 2022.09.14

  다운로드 장바구니
• 

  A+ 중앙대 아날로그및디지털회로설계실습 족보 시험자료, 02 03 04 05 06 07 08 09 10

  ✅ Setup and hold 시간✅ Level-sensitive 래치 (NAND)-> 클락 신호로 다음 상태로 출력이 바뀌는 시간을 제어함✅ JK래치✅ Master/slave 플립플롭 ... , 입력이 모두 1일 때만 0✅ NOR gate – OR 출력에 NOT 연결, 입력이 모두 0일 때만 1✅ XOR gate – 두 입력이 다를 때만 1✅ TIP[실습08]✅ RS 래치

  시험자료 | 16페이지 | 2,000원 | 등록일 2024.03.13 | 수정일 2024.03.20

  다운로드 장바구니
• 

  16비트 카운터의 읽기쓰기 동작에 대하여 설명하시오

  , 래치2에는 00Hrk 저장되어 있습니다. ... 이때 이보다 1증가된 0100H를 출력하기 위하여 먼저 하위 바이트인 00H를 래치1에 출력하게 되면 이것이 래치2에 이미 저장되어 있던 00H와 함께 D/A 컨버터에 일시적으로 0000H를 ... 사이의시차 때문에 글리치가 발생할 수 있습니다.실제로 출력장치로 출력되는 데이터가 동시에 16비트로 출력되도록 하는 게 중요한데요.16비트의 D/A 컨버터를 위하여 하위 바이트에 래치1을

  리포트 | 2페이지 | 3,000원 | 등록일 2019.09.23

  다운로드 장바구니
• 

  (완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

  NAND래치와 NOR래치를 비교해서 주목할 점은 NAND래치의 입력은 NOR 래치에서 사용되는 입력 값들의 보수라는 점이다.3. ... 저장된 현재 상태출력은 Q로 표시한다.2) NAND게이트를 가진 SR래치NAND 논리 게이트로 구성된 간단한 SR 래치도 있다. ... v=uKmyWY2duIY&feature=share 래치PAGE \* MERGEFORMAT2

  리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

  다운로드 장바구니
• 

  [부산대학교][전기공학과][어드벤처디자인] 10장 Flip-flop 및 Shift register(10주차 결과보고서) A+

  S 및 R의 파형이 그림과 같이 공급될 때 SR 래치의 출력 Q와 Q’의 파형도를 그려라.D 플립플롭에서 D의 파형이 그림과 같이 공급될 때 D 플립플롭의 출력 Q와 Q’의 파형도를 ... 때 Q는 store0, 0D,Clock이 1,1일 때 Q는 store1, 1D,Clock이 0,1일 때 Q는 hold, 1D,Clock이 1,0일 때 Q는 store0, 0SR 래치에서 ... 이 때 전파지연은 없다고 간주한다.그림에 나타낸 래치의 여기표를 작성하라.먼저 진리표를 그린다.ABQQ*operation0001Store100110101Store101111000Hold10111101Store11111진리표를

  리포트 | 6페이지 | 1,000원 | 등록일 2021.04.25

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-06 예비리포트 (2020 최신)

  SR래치와 SR플립플롭에 대해 timing diagram을 그려 비교설명하시오.위 그림은 SR래치의 timing diagram이다. ... SR플립플롭은 SR래치에 clock을 추가한 회로로 clock이 rising할 때(posedge 기준) 작동한다. ... 래치에는 clock이 존재하지 않기 때문에 입력 S와 R 그리고 Q의 직전 상태에 의해서만 출력 Q가 결정된다.

  리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  서울시립대 전전설2 Lab-06 결과리포트 (2020 최신)

  SR래치와 SR플립플롭에 대해 timing diagram을 그려 비교설명하시오.위 그림은 SR래치의 timing diagram이다. ... SR플립플롭은 SR래치에 clock을 추가한 회로로 clock이 rising할 때(posedge 기준) 작동한다. ... 래치에는 clock이 존재하지 않기 때문에 입력 S와 R 그리고 Q의 직전 상태에 의해서만 출력 Q가 결정된다.

  리포트 | 21페이지 | 1,500원 | 등록일 2021.09.10

  다운로드 장바구니