"래치" 검색결과 141-160 / 1,015건

• 

  VHDL - 가산기, 반가산기, 4bit 병렬가산기, 8bit cla, SR 래치, D 래치

  LIBRARY IEEE;USE IEEE.std_logic_1164.all;USE IEEE.std_logic_arith.all; ENTITY ripple4_str ISPORT( a : IN std_logic_vector(3 downto 0); b :..

  리포트 | 5페이지 | 1,000원 | 등록일 2006.11.04

  다운로드 장바구니
• 

  [디지털공학] 래치와 플립플롭

  RS 플립플롭은 RS 래치 회로로 구성하는데, RS 래치에서는 입력단자로 출력을 set, reset,시키는 기능의 set, reset 단자와 enable 단자가 추가된 RS 래치도 ... [기본이론]1.S-R 래치와 S-R 플립플롭의 차이점래치 - 레벨 트리거(level trigger)에 의해서 동작. ... D 래치와 D 플립플롭D 래치와 D 플립플롭은 단일 입력을 가지고 있으며, 두 개의 출력으로 구성되어 있다.

  리포트 | 4페이지 | 1,000원 | 등록일 2002.04.07

  다운로드 장바구니
• 

  래치, 플립플롭, 쉬프트 레지스터(사전보고서/결과보고서)

  래치, 플립플롭, 쉬프트 레지스터사전보고서/결과보고서과목디지털회로실험목적래치?래치의 기본 개념을 파악한다.??RS래치의 원리와 구성 및 동작 특성을 익힌다.??? ... 동기식 S-R 래치와 특성표??(3) D 래치와 D 풀리풀롭??동기식 S-R 래치에서 S입력의 반전된 것을 R 입력에 가하도록 하여 입력을 하나로 줄인 형태의 회로?? ... 및 토의시프트 레지스터이번주는 래치, 플립플롭, 시프트에 대하여 실험을 하였다.래치(latch)는 기본적인 플립플롭(basic flip-flop)을 말하며, 래치는 NOR게이트와

  리포트 | 8페이지 | 1,000원 | 등록일 2007.11.24

  다운로드 장바구니
• 

  플립플롭 및 래치

  지금까지의 실험과는 달리 실험을 매우 힘들게 했다. 나름대로 생각해낸 원인은 다음과 같다. 실험을 완전히 이해하지 못했다. 실험절차를 이해하지 못했다기보다는 실험을 왜! 그렇게 하는지그 이유를 이해하지 못했었다. 지금도 완전히 이해했다고는 말할 수 없지만 어느 정도..

  리포트 | 4페이지 | 무료 | 등록일 1999.10.28

  다운로드 장바구니
• 

  15 D 래치 및 D 플립-플롭-예비,결과보고서 디지털공학실험

  ●래치로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증●NAND 게이트와 인버터를 이용한 게이트를 D 래치 구성 및 시험●D 플립-플롭의 테스트 및 래치와 플립-플롭의 ... ▶D 래치4. 그림 15-4에 보인 것처럼 조종 게이트와 인버터를 추가하여 기본 S-R래치를 D 래치로 수정하라. 1MHz로 설정한 TTL 레벨 펄스발생기에 D 입력을 연결하라. ... 회로에 관한 관찰 내용- D래치 회로는 S-R 래치와는 달리 EN과 D하는 하나의 입력만을 가지고 있다.

  리포트 | 13페이지 | 1,000원 | 등록일 2008.11.16

  다운로드 장바구니
• 

  논리회로 실험 Latch & Flip-Flop 래치 & 플립플롭 결과 레포트

  서약합니다.학 부: 전자공학부제출일: 07.10.13과목명: 논리회로 실험교수명: 박성진 교수님조: 10조학 번: 200320474 200320463성 명: 이준범 이영길실험 5.래치와 ... 결론적으로 그림의 NAND 게이트로 구성된 래치 회로에서는 입력 S와 R이 active-low 신호로 동작하여, SR=11일 때는 회로의 출력 Q가 변하지 않으며(물론 Q'도 변하지 ... 물론 NAND 게이트로 구성된 래치 회로에서는 입력 S와 R을 동시에 0으로 인가해서는 안된다.②실험 분석예상대로 Set 과 Reset 값에 따라 출력값은 변하였고, 두 값이 모두

  리포트 | 9페이지 | 3,000원 | 등록일 2007.10.14

  다운로드 장바구니
• 

  [디지털 공학] 플립플롭과 래치의 차이점과 vhdl로 구현

  특성표와 기호(3) D 래치와 D 플립플롭 인버터를 이용해서 S-R 래치의 S 입력이 반전된 것을 R 입력에 가하여 항상 S 단자와 R 단자에는 동시에 1인 신호가 나타나지 않도록 ... 동기식 D f/fD latch와 D F/F의 차이를 설명하는 파형도D 입력 클럭 E D-래치(Q) D-풀립풀롭(Q){nameOfApplication=Show} ... S-R f/f 클럭 펄스가 상승 또는 하강할 때만 입력 신호가 출력에 반영 되어 다음 클럭 펄스가 나타날 때가지 그 상태를 유지함.동기식 S-R latch와 특성표동기식 S-R 래치의

  리포트 | 20페이지 | 1,500원 | 등록일 2004.05.31 | 수정일 2013.11.22

  다운로드 장바구니
• 

  [전기전자실험] 플립플롭, 래치 실험

  {이와 같은 래치를 JK래치라고 부른다. ... 플립플롭 및 래치1. ... RS래치기본 RS래치에다 외부신호인 클럭신호를 추가하여 그 외부신호로 다음 상태로 출력이 바뀌는 시간을 제어하고 있다.3 JK래치RS래치에서 금지되어 있는 입력, 곧 R과 S과 모두

  리포트 | 9페이지 | 1,000원 | 등록일 2002.10.29

  다운로드 장바구니
• 

  [VHDL] 플리플롭(flip-flop), 카운터(COUNTER), 8진 카운터, 10진 카운터(counter),래치(Latch)

  래치(Latch)◐ 래치와 플립플롭 - 두 개의 안정 상태를 갖는 일종의 기억 회로◐ 안정 상태 - 회로의 외부로부터 입력을 가하지 않는 한 본래의 상태를 유지할 수 있는 상태◐ 래치나 ... - 레벨 트리거(level trigger)에 의해서 동작 따라서 래치는 1-상태인 동안 입력의 변화를 출력에 반영◐ 풀리풀롭 - 에지 트리거(edge trigger)에 의해서 동작 ... = 0 인 상태와 Q = 0,= 1인 상태를 말한다.◐ 앞의 그림7에서 와 가 모두 0이거나 1이면 이러한 상태는 유지될 수 없고 우리는 이러한 상태를 불안정한 상태라고 한다.◐ 래치

  리포트 | 9페이지 | 2,000원 | 등록일 2009.05.04

  다운로드 장바구니
• 

  디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 / 7장(래치, 플립플롭, 시프트 레지스터) 예비보고서

  이론1) 래치(latch)(1) NOR 게이트를 이용한 래치SR 래치는 입력 신호로 S(set)와 R(reset)을 가지고 있다. ... 갖는 NOR 게이트를 이용한 SR 래치Enable 제어 신호를 갖는 SR 래치는 아래 진리표와 같이 enable 신호가 ‘1’인 경우에만 SR 래치의 출력을 해당하는 상태값을 갖는다 ... 목적1) 각종 래치의 동작 원리를 이해한다.2) 각종 플립플롭의 동작 원리를 이해한다.3) 시프트 레지스터의 동작 원리를 이해한다.4) 기본 논리 소자를 이용하여 래치를 구현하고 동작을

  리포트 | 10페이지 | 1,000원 | 등록일 2009.05.07

  다운로드 장바구니
• 

  논리회로 실험(인코더, Latch & Flip Flop논리회로),래치와 플립플롭, 만점 결과레포트

  실험 2. 7 segment 표시기를 갖는 BCD 카운터위 실험은 7490이라는 Decade Counter를 이용하여 7 Segment를 구동시키는 것이다. 7490에 Input단에 일정한 Signal(여기서는 Function Generator을 이용하였다.)을 주면 ..

  리포트 | 16페이지 | 2,000원 | 등록일 2008.02.28

  다운로드 장바구니
• 

  디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 / 6,7장(7-세그먼트 디코더, 래치, 플립플롭, 시프트레지스터) 결과보고서

  실험 7 : 래치, 플립플롭, 시프트레지스터1) 실험(1) SR 래치 동작 실험입력출력SRQ(논리값)Q(출력값)00사용금지0114.4451000.1601100.172SR레치는 SR( ... D-래치는 SR레치랑 똑같지만 SR레치의 S=0,R=0과 S=1,R=1 값을 없애고 S=0,R=1 S=1,R=0값만 나오게 하는 실험이었다. ... 디지털 회로 실험(6, 7장 결과보고서)과 목 명 :디지털 회로 실험학 과 :학 번 :이 름 :결 과 보 고 서< 실험 6 : 7세그먼트 디코더, 실험 7 : 래치, 플립플롭, 시프트레지스터

  리포트 | 3페이지 | 1,000원 | 등록일 2009.05.07

  다운로드 장바구니
• 

  D-latch,D-flip-flop,J-K-flip-flop 예비레포트

  플립플롭과 래치 역시 게이트로 구성 되지만 조합논리회로와 달리 feedback이 존재한다.래치는 레벨 트리거에 의해서 동작한다. output은 clock이 켜져 있을 때 변하며 하나의 ... 또한 NAND 게이트 또는 NOR 게이트로 구현 가능하다.Gate 형 d latch는 입력 d와 S-R 래치 동작을 제어해 주는 E 입력으로 구성된다. ... 2개의 입력(D 및 enable) 만을 갖는 래치이다. 1비트 저장 및 투과(전달) 능력이 있다. disalbe일 때는 저장된 비트를 유지하고 enable 일 때는 d 입력으로부터

  리포트 | 4페이지 | 1,000원 | 등록일 2022.08.21

  다운로드 장바구니
• 

  디지털 논리회로의 응용 멀티바이브레이터

  래치의 작동이 제어된다. ... 멀티바이브레이터결과 분석 및 토의쌍안정 멀티바이브레이터 – 래치/플립플롭RS래치 회로RS래치 회로의 경우 NOR과 NAND를 이용한 회로를 만들어 동작을 확인하였다. ... 대해 이해할 수 있다.실험 이론RS래치 (latch)래치는 1비트의 정보를 유지, 보관할 수 있는 회로이며 순차회로의 기본 요소이다.

  리포트 | 12페이지 | 2,000원 | 등록일 2022.03.03

  다운로드 장바구니
• 

  [A+, 에리카] [A+] 2021-1학기 논리설계및실험 Flip-Flops, Latch 실험결과보고서

  .- S=R=1인 경우 nor래치에서 사용하지 않는다.

  리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28

  다운로드 장바구니
• 

  충북대 기초회로실험 플립플롭의 기능 결과

  실험 4는 enable이 있는 SR 래치에 관한 실험이었다. ... 이번 실험을 통해 디지털 공학에서 배운 래치와 플립플롭이 실제 회로에서도 동작한다는 것을 확인 할 수 있었다. ... 실험 결과 enable=1일 때는 S=1이면 Q=1, R=1이면 Q=0으로 SR 래치가 정상적으로 동작하지만 enable=0일 때는 동작하지 않고 출력이 불변하였다.

  리포트 | 2페이지 | 1,000원 | 등록일 2021.09.10

  다운로드 장바구니
• 

  실험7. 플립플롭 예비보고서

  래치는 입력되는 순간 바로 반영하기 때문에 플립플롭처럼 엣지의 시점을 결정하는 논리회로가 없어도 되므로 래치의 논리회로가 간단하다. 플립플롭과 래치는 구조상 휘발성이다. ... S-R 래치 기능과 유사하다.2.1.1 R-S 플립플롭SR 입력신호를 선택적으로 무시할 수 있도록 단순 SR래치 앞에 AND 게이트를 붙여 놓은 형태로 게이트 SR 래치를 구성할 수 ... RS 래치에서 금지된 입력(RS 래치에서 RS='11')을 토글로 바꾸어 동작하도록 만들어진 플립플롭이다.

  리포트 | 4페이지 | 1,500원 | 등록일 2022.05.26

  다운로드 장바구니
• 

  디지틀논리회로실험 10 플립플롭

  RS 래치와 JK 래치는 각각의 입력값에 대해 출력을 하는데 RS 래치에서는 R,S 가 각각 1 이면 inhibit( 금지 ) 상태가 된다 . ... 하지만 JK 래치는 피드백으로 인한 레이스 현상으로 오동작이 발생하는데 이러한 오동작을 방지하기위해 생긴것이 M/S JK-FF 이다 . ... ,D-FF,JK-FF 를 구성해보았는데 먼저 간단하게 설명하자면 D 래치에서는 특정 상태일때 D 의값이 Q 에 출력되는 논리회로이다 .

  리포트 | 12페이지 | 3,000원 | 등록일 2019.11.05 | 수정일 2021.11.15

  다운로드 장바구니
• 

  sr latch,D,T flip-flop 예비레포트

  래치는 레벨 동작(enable)의해 회로가 동작하는 타입, 플립플롭은 클록 엣지(CLK)에 의해 동작하는 타입이다.SR NOR 래치는 가장 단순한 순차회로이다. ... -SR latch래치(latch) 또는 플립플롭(flip-flop)은 1비트의 정보를 보관 또는 유지할 수 있는 회로이며 sequential logic의 기본요소이다.

  리포트 | 5페이지 | 1,000원 | 등록일 2022.08.21

  다운로드 장바구니
• 

  4장 각종 Latch와 Flip-Flop 예비

  RS 래치RS 래치의 입출력 단자는 각각 2개가 있으며, 입력은 R과 S이고, 출력은 Q와 Q'이다. ... 4, 각종 래치와 플립-플롭 예비보고서1. 목적가. 기억소자의 기본 원리를 이해한다.나. ... 순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK, T)별로 소개하고 이들의 기본 동작, 회로 구성 및 기능표를 이해한다.2.

  리포트 | 8페이지 | 1,000원 | 등록일 2021.01.06

  다운로드 장바구니